Flash ADC

Também chamado de paralelo Conversor A / D, este circuito é o mais simples de entender. É formado por uma série de comparadores, cada um comparando o sinal de entrada a uma voltagem de referência única. As saídas do comparador se conectam às entradas de um circuito codificador de prioridade, que então produz uma saída binária. A ilustração a seguir mostra um circuito ADC flash de 3 bits:







V _ref é uma tensão de referência estável fornecida por um regulador de tensão de precisão como parte do circuito conversor, não mostrado no esquema. Conforme a tensão de entrada analógica excede a tensão de referência em cada comparador, as saídas do comparador saturarão sequencialmente para um estado alto. O codificador de prioridade gera um número binário com base na entrada ativa de ordem mais alta, ignorando todas as outras entradas ativas.



Quando operado, o flash ADC produz uma saída semelhante a esta:







Para esta aplicação específica, um codificador de prioridade regular com toda a sua complexidade inerente não é necessário. Devido à natureza dos estados de saída do comparador sequencial (cada comparador saturando "alto" na sequência do mais baixo para o mais alto), o mesmo efeito de "seleção de entrada de ordem superior" pode ser realizado através de um conjunto de portas OR Exclusivo, permitindo que uso de um codificador mais simples e sem prioridade:







E, é claro, o próprio circuito codificador pode ser feito de uma matriz de diodos, demonstrando como este projeto de conversor pode ser construído de forma simples:







Além de o conversor de flash ser o mais simples em termos de teoria operacional, ele é o mais eficiente das tecnologias ADC em termos de velocidade, sendo limitado apenas nos atrasos de propagação do comparador e do portão. Infelizmente, é o que mais consome componentes para qualquer número de bits de saída.

Este ADC flash de três bits requer sete comparadores. Uma versão de quatro bits exigiria 15 comparadores. Com cada bit de saída adicional, o número de comparadores necessários dobra.

Considerando que oito bits é geralmente considerado o mínimo necessário para qualquer ADC prático (255 comparadores necessários!), A metodologia flash mostra rapidamente sua fraqueza. Uma vantagem adicional do conversor de flash, muitas vezes esquecida, é a capacidade de produzir uma saída não linear.

Com resistores de valor igual na rede divisora ​​de tensão de referência, cada contagem binária sucessiva representa a mesma quantidade de aumento de sinal analógico, fornecendo uma resposta proporcional. Para aplicações especiais, no entanto, os valores do resistor na rede divisória podem ser tornados não iguais.

Isso dá ao ADC uma resposta não linear personalizada ao sinal de entrada analógico. Nenhum outro projeto de ADC é capaz de garantir esse comportamento de condicionamento de sinal com apenas algumas alterações no valor do componente.



PLANILHA RELACIONADA:

• Planilha de conversão analógico para digital