Infineon, Xilinx e Xylon Lançam logiHSSL IP Core para Integração High-Speed Safety Microcontroller

A Infineon Technologies, em parceria com a Xilinx e Xylon, anunciou o logiHSSL IP core no Embedded World 2019. Esta low-pin interface desbloqueia high-speed serial communication entre os microcontroladores safety-certified AURIX TC2xx e TC3xx da Infineon e as famílias SoC, MPSoC e FPGA da Xilinx.

HSSL: 320 Mbaud, ~84% Net Payload, 5 Pinos

O HSSL opera a baud rates até 320 Mbaud, entregando net payload rate de aproximadamente 84%. A interface requer apenas cinco pinos — dois pares LVDS e uma single clock line — tornando-a tanto cost-effective como pin-efficient. Tradicionalmente usado para trocar dados entre dispositivos AURIX e custom ASICs, o novo core expande essa capacidade a dispositivos Xilinx, permitindo mutual access a recursos internos e externos.

Sinergia: Safety AURIX + Versatilidade Xilinx

Com o logiHSSL, system designers podem combinar as proven safety e security features dos microcontroladores AURIX com a extensive functional versatility do hardware Xilinx. Esta sinergia é ideal para aplicações automotive, industrial e outras safety-critical que demandam rapid data transfer e robust protection.

Starter Kit para Acelerar Desenvolvimento

Para acelerar desenvolvimento, os parceiros oferecem um starter kit compreendendo uma Xilinx evaluation board, uma Infineon AURIX evaluation board e uma Xylon FMC board. O kit inclui reference design, test software, logicBRICKS evaluation licenses da Xylon, comprehensive documentation e dedicated technical support.