Inclinação (integrando) ADC

Até agora, só conseguimos escapar do grande volume de componentes no conversor de flash usando um DAC como parte de nosso circuito ADC. No entanto, esta não é nossa única opção. É possível evitar o uso de um DAC se substituirmos um circuito de rampa analógico e um contador digital com temporização precisa.

Esta é a ideia básica por trás da chamada inclinação única , ou integrando ADC. Em vez de usar um DAC com uma saída em rampa, usamos um circuito amplificador operacional chamado de integrador para gerar uma forma de onda dente de serra que é então comparada com a entrada analógica por um comparador.

O tempo que leva para a forma de onda dente de serra exceder o nível de tensão do sinal de entrada é medido por meio de um contador digital com uma onda quadrada de frequência precisa (geralmente de um oscilador de cristal). O diagrama esquemático básico é mostrado aqui:







O esquema do transistor de descarga do capacitor IGFET mostrado aqui é um pouco simplificado. Na realidade, um circuito de travamento sincronizado com o sinal de relógio provavelmente teria que ser conectado à porta IGFET para garantir a descarga completa do capacitor quando a saída do comparador for alta.

A ideia básica, no entanto, é evidente neste diagrama. Quando a saída do comparador é baixa (tensão de entrada maior que a saída do integrador), o integrador pode carregar o capacitor de forma linear. Enquanto isso, o contador está contando a uma taxa fixada pela freqüência de precisão do relógio.

O tempo que leva para o capacitor carregar até o mesmo nível de tensão da entrada depende do nível do sinal de entrada e da combinação de -V _ref , R e C. Quando o capacitor atinge esse nível de tensão, a saída do comparador fica alta, carregando a saída do contador no registrador de deslocamento para uma saída final.

O IGFET é acionado "on" pela alta saída do comparador, descarregando o capacitor de volta para zero volts. Quando a tensão de saída do integrador cai para zero, a saída do comparador volta para um estado baixo, zerando o contador e permitindo que o integrador aumente a tensão novamente.



Este circuito ADC se comporta muito como o ADC de rampa digital, exceto que a tensão de referência do comparador é uma forma de onda dente de serra suave, em vez de uma "escada:"







O ADC de inclinação única sofre todas as desvantagens do ADC de rampa digital, com a desvantagem adicional de deriva de calibração . A correspondência precisa da saída deste ADC com sua entrada depende da inclinação da tensão do integrador sendo combinada com a taxa de contagem do contador (a frequência do relógio).

Com a rampa digital ADC, a frequência do clock não teve efeito na precisão da conversão, apenas no tempo de atualização. Neste circuito, uma vez que a taxa de integração e a taxa de contagem são independentes uma da outra, a variação entre as duas é inevitável à medida que envelhece e resultará em uma perda de precisão.

A única coisa boa a dizer sobre este circuito é que ele evita o uso de um DAC, o que reduz a complexidade do circuito.

Conversor de inclinação dupla

Uma resposta para este dilema de deriva de calibração é encontrada em uma variação de projeto chamada de inclinação dupla conversor. No conversor de inclinação dupla, um circuito integrador é acionado positivo e negativo em ciclos alternados para desacelerar e aumentar, em vez de ser redefinido para 0 volts no final de cada ciclo.

Em uma direção de rampa, o integrador é acionado pelo sinal de entrada analógico positivo (produzindo uma taxa variável negativa de mudança de tensão de saída ou inclinação de saída ) por um período de tempo fixo, medido por um contador com um relógio de frequência de precisão. Então, na outra direção, com uma tensão de referência fixa (produzindo uma taxa fixa de variação da tensão de saída) com o tempo medido pelo mesmo contador.

O contador para de contar quando a saída do integrador atinge a mesma tensão de quando iniciou a parte de tempo fixo do ciclo. A quantidade de tempo que leva para o capacitor do integrador descarregar de volta à sua tensão de saída original, conforme medido pela magnitude acumulada pelo contador, torna-se a saída digital do circuito ADC.

O método de inclinação dupla pode ser pensado de forma análoga em termos de uma mola rotativa, como a usada em um mecanismo de relógio mecânico. Imagine que estivéssemos construindo um mecanismo para medir a velocidade de rotação de um eixo.

Portanto, a velocidade do eixo é o nosso “sinal de entrada” a ser medido por este dispositivo. O ciclo de medição começa com a mola relaxada.

A mola é então girada, ou “enrolada”, pelo eixo giratório (sinal de entrada) por um período fixo de tempo. Isso coloca a mola em uma certa quantidade de tensão proporcional à velocidade do eixo:uma velocidade maior do eixo corresponde a uma taxa de enrolamento mais rápida e a uma maior quantidade de tensão da mola acumulada durante esse período de tempo.

Depois disso, a mola é desacoplada do eixo e pode se desenrolar a uma taxa fixa, o tempo para que ela se desenrole de volta a um estado relaxado medido por um dispositivo temporizador. A quantidade de tempo leva para a mola se desenrolar a uma taxa fixa que será diretamente proporcional à velocidade em que foi enrolado (magnitude do sinal de entrada) durante a parte de tempo fixo do ciclo.

Esta técnica de conversão analógico-digital escapa do problema de desvio de calibração do ADC de inclinação única porque tanto o coeficiente de integração do integrador (ou "ganho") e a taxa de velocidade do contador estão em vigor durante todo o "enrolamento" e "desenrolamento ”Porções de ciclo. Se a velocidade do relógio do contador aumentasse repentinamente, isso reduziria o período de tempo fixo em que o integrador "acaba" (resultando em uma menor tensão acumulada pelo integrador), mas também significaria que contaria mais rápido durante o período de momento em que o integrador foi autorizado a “desenrolar” a uma taxa fixa.

A proporção em que o contador está contando mais rápido será a mesma proporção que a tensão acumulada do integrador é diminuída antes da mudança de velocidade do relógio. Assim, o erro de velocidade do clock se cancelaria e a saída digital seria exatamente o que deveria ser.

Outra vantagem importante desse método é que a média do sinal de entrada é calculada conforme ele aciona o integrador durante a parte de tempo fixo do ciclo. Quaisquer mudanças no sinal analógico durante esse período de tempo têm um efeito cumulativo na saída digital no final desse ciclo.

Outras estratégias de ADC meramente “capturam” o nível do sinal analógico em um único ponto no tempo a cada ciclo. Se o sinal analógico for “ruidoso” (contém níveis significativos de picos / quedas de tensão espúrios), uma das outras tecnologias de conversor ADC pode ocasionalmente converter um pico ou queda porque captura o sinal repetidamente em um único ponto no tempo.

Um ADC de inclinação dupla, por outro lado, faz a média de todos os picos e quedas dentro do período de integração, fornecendo assim uma saída com maior imunidade a ruído. Os ADCs de inclinação dupla são usados ​​em aplicações que exigem alta precisão.



PLANILHA RELACIONADA:

• Planilha de conversão analógico para digital