Conectores e interfaces JTAG

Saiba mais sobre as interfaces e conectores usados ​​para implementar JTAG.

Em artigos anteriores, demos uma olhada no padrão JTAG original, IEEE 1149.1. Isso incluiu a porta de acesso de teste JTAG (TAP), que permite ao usuário manipular uma máquina de estado para acessar os componentes internos do dispositivo e executar testes de varredura de limite.

Mas embora essas informações sejam essenciais para a compreensão do JTAG, também é necessário compreender o lado físico, incluindo os conectores e pinagens, e as interfaces comerciais JTAG disponíveis no mercado. Neste artigo, vamos remediar a situação, fazendo uma abordagem menos teórica do JTAG como um todo.

Conectores JTAG

Não há conector padrão para JTAG. Na maioria das vezes, o “conector JTAG” é um cabeçalho macho padrão, como um cabeçalho de 0,1 ”ou um cabeçalho de passo mais fino. Como vimos, existem apenas quatro (ou cinco) pinos necessários para operar um JTAG TAP. No entanto, um dispositivo que é usado para "comunicar-se" com o TAP, chamado de interface JTAG- também precisa de conexões de alimentação e aterramento, e os projetistas podem incluir outras conexões no conector JTAG, se desejarem.

Então, dada uma placa, como um designer deve fornecer acesso JTAG? E, dada uma nova placa, onde você deve procurar o conector JTAG?

Embora não haja um cabeçalho padrão para interfaces JTAG, vários tipos de cabeçalho se tornaram mais ou menos padronizados entre os fabricantes. Estes incluem o ARM JTAG 20, o ARM JTAG 14, o TI JTAG 14, o STDC14 da STMicroelectronics, o cabeçalho OCDS de 16 pinos [pdf] da Infineon, o CoreSight 10, o CoreSight 20, o MIPI 34 e o Mictor 38 . A Segger define seus conectores J-Link e J-Trace para serem quase idênticos ao ARM JTAG 20.

A maioria dos cabeçalhos são cabeçalhos masculinos protegidos ou não, com 10, 14 ou 20 pinos e 0,1 ”ou 0,05” de espaçamento dos pinos. Os exemplos são mostrados na Figura 1.

Figura 1. Cabeçalhos comuns usados ​​para conectar a interfaces JTAG.

As pinagens para várias interfaces JTAG (vinculadas acima) são mostradas na Figura 2. Aqui você encontrará os pinos padrão para JTAG (TDI, TDO, TCK, TMS, nTRST), bem como depuração de fio serial (SWDIO, SWCLK, SWO ) e funções adicionais para depuração, como rastreamento de núcleo.

Figura 2. Pinagens de várias interfaces JTAG, mostradas em cabeçalhos macho blindados de 0,1 ”neste caso.

Particularmente notáveis ​​entre os pinos adicionados são nSRST (reinicialização total do sistema), que força o alvo a reinicializar totalmente, e VTREF (referência de alvo de tensão), conectado ao barramento de alimentação do alvo para mudança de nível de hardware da interface JTAG.

Interfaces JTAG

Várias interfaces JTAG (também chamadas de probes de depuração JTAG) estão disponíveis no mercado. Na arena do hardware de código aberto, existe o Black Magic Probe ou BMP, desenvolvido pela 1BitSquared e Black Sphere Technologies, usado como uma interface ARM JTAG, que tem uma grande e ativa comunidade de suporte. Black Magic Probe também pode se referir a qualquer interface JTAG que teve seu firmware substituído pelo firmware Black Magic Probe.

Os testes de depuração comerciais amplamente usados ​​da Segger incluem o J-Link (mostrado na Figura 3) e o J-Trace, um teste de depuração consideravelmente mais avançado e capaz, adequado para aplicações industriais. Onde o J-Link pode ser encontrado por menos de $ 100 sob uma licença educacional, ou entre $ 400 - $ 1.000 para aplicações comerciais, o J-Trace custa entre $ 1.700 e $ 2.500.

Figura 3. Sonda de depuração Segger J-Link PRO e interface JTAG

Fornecedores específicos também venderão interfaces JTAG para seus produtos. A STMicroelectronics fornece a série STLINK (incluindo o STLINK / V2 e o STLINK-V3SET) para seus produtos STM8 e STM32, a Atmel (agora Microchip) fornece o Atmel-ICE, a NXP tem a Sonda de Depuração S32 - a lista continua.

FPGAs também usam JTAG para baixar fluxos de bits para dispositivos / memórias, mas essas interfaces são mais frequentemente chamadas de cabos de download. Os exemplos incluem o cabo de plataforma II da Xilinx e o cabo de download FPGA da Altera, anteriormente conhecido como USB-Blaster II, agora rebatizado como o cabo de download Intel FPGA II.

Então, o que exatamente está acontecendo nesses dispositivos que os torna tão caros? Que funções eles suportam e como um designer as usa? Geralmente, se você olhar dentro de uma sonda de depuração simples, você encontrará o seguinte:

• Um microcontrolador como o controlador JTAG principal
• Uma interface USB, que pode ser incorporada ao microcontrolador ou pode vir separadamente, por exemplo, um chip FTDI
• Circuito de mudança de nível para compatibilidade lógica
• Circuito de comutação para ativar e desativar diferentes caminhos, pull-ups, etc.

E é só isso. Como exemplo, veja os arquivos de hardware do Black Magic Probe, disponíveis no Github. Muito do trabalho (e custo) vem do lado do software, fornecendo ferramentas de depuração poderosas (às vezes em tempo real) que permitem ao desenvolvedor aproveitar ao máximo a arquitetura Arm CoreSight.

Conclusão

Até este ponto, cobrimos o padrão JTAG, incluindo a porta de acesso de teste (TAP) e sua máquina de estado. Neste artigo, demos uma olhada no lado físico do JTAG, investigando os conectores e interfaces disponíveis para o designer desde o código aberto até o topo de linha comercial.

A partir daqui, tudo o que resta é um olhar mais atento à arquitetura Arm CoreSight e sua interface de depuração (ADI), que incluirá a alternativa JTAG cada vez mais comum para depuração de fio serial (SWD).