Simplificando Aquisição de Dados AC/DC: Superando Desafios de ADC com Tecnologia Sigma-Delta de Tempo Contínuo

Fenômenos de amostragem em conversores analógico-para-digital (ADCs) induzem os problemas de aliasing e kickback capacitivo, e para resolver esses problemas, designers usam filtros e amplificadores de acionamento que introduzem seus próprios conjuntos de desafios. Isso torna alcançar desempenho dc e ac de precisão em áreas de aplicação de média largura de banda um desafio e designers acabam fazendo trade-offs de metas do sistema para conseguir.

Este artigo descreve ADCs sigma-delta (∑-Δ) de tempo contínuo que inerente e dramaticamente resolvem os problemas de amostragem simplificando cadeias de sinal. Eles removem a necessidade de filtros antialiasing e buffers, e resolvem erros de offset e drift da cadeia de sinal associados aos componentes adicionais. Esses benefícios encolhem o tamanho da solução, facilitam o design da solução, e melhoram o matching de fase e latência geral do sistema. Este artigo também traça uma comparação com conversores de tempo discreto e destaca benefícios do sistema, bem como as restrições de uso de ADCs sigma-delta de tempo contínuo.

Fundamentos de Amostragem

A digitalização de dados envolve dois processos fundamentais: amostragem e quantização, como mostrado na Figura 1. Amostragem é o primeiro passo onde um sinal analógico variável em tempo contínuo x(t) é convertido em um sinal de tempo discreto x(n) usando frequência de amostragem fS. O resultado é uniformemente separado por um período de 1/TS (fS = 1/TS).

O segundo passo é quantização, que aproxima o valor dessas amostras de tempo discreto a um dos valores finitos possíveis e é representado em código digital, como mostrado na Figura 1. Esta quantização a um conjunto finito de valores leva a erro na digitalização chamado ruído de quantização.

O processo de amostragem também resulta em aliasing, no qual vemos foldback de sinais de entrada e seus harmônicos ao redor da frequência de clock de sample and hold. O critério de Nyquist requer que a frequência de amostragem seja pelo menos duas vezes a frequência mais alta contida no sinal. Se a frequência de amostragem for menor que duas vezes a frequência máxima do sinal analógico, um fenômeno conhecido como aliasing ocorrerá.

Para entender as implicações do aliasing tanto no domínio do tempo quanto da frequência, primeiro considere o caso de uma representação no domínio do tempo de uma onda senoidal de tom único amostrada como mostrado na Figura 2. Neste exemplo, a frequência de amostragem, fS, não é pelo menos 2fa, mas apenas ligeiramente maior que a frequência de entrada analógica, fa, falhando assim em atender ao critério de Nyquist. Observe que o padrão das amostras reais produz uma onda senoidal aliasada em uma frequência menor igual a fS – fa.

A representação correspondente no domínio da frequência deste cenário é mostrada na Figura 3.

A largura de banda de Nyquist é definida como o espectro de frequência de dc a fS/2. O espectro de frequência é dividido em um número infinito de zonas de Nyquist, cada uma tendo largura igual a 0,5fS. Na prática, o sampler ideal é substituído por um ADC seguido por um processador FFT. O processador FFT só fornece saída de dc a fS/2; ou seja, os sinais ou aliases que aparecem na primeira zona de Nyquist.

Considere o caso de uma onda senoidal de frequência única fa amostrada a uma frequência fS por um sampler ideal de impulso (veja Figura 1). Também assuma que fS > 2fa. A saída no domínio da frequência do sampler mostra aliases, ou imagens, do sinal original ao redor de todo múltiplo de fS; ou seja, em frequências iguais a | ± KfS ± fa|, K = 1, 2, 3, 4, e assim por diante.

Agora considere o caso de um sinal que está fora da primeira zona de Nyquist na Figura 3. A frequência do sinal é apenas ligeiramente menor que a frequência de amostragem, correspondendo à condição mostrada na representação do domínio do tempo na Figura 2. Observe que mesmo que o sinal esteja fora da primeira zona de Nyquist, sua imagem (ou alias), fS – fa, cai dentro. Retornando à Figura 3, fica claro que se um sinal indesejado aparece em qualquer das frequências de imagem de fa, ele também ocorrerá em fa, produzindo assim um componente de frequência espúrio na primeira zona de Nyquist.

Combatendo Desafios para Desempenho de Precisão

Para aplicações de alto desempenho, designers de sistema precisam combater ruído de quantização, aliasing e problemas de amostragem de entrada de capacitor chaveado resultantes do processo de amostragem. Ambos os tipos de ADCs de precisão — ou seja, registradores de aproximação sucessiva (SARs) e ADCs sigma-delta, disponíveis na indústria — são projetados usando técnicas de amostragem baseadas em capacitor chaveado.

Ruído de Quantização

Em um ADC Nyquist ideal, o tamanho do LSB do ADC determinará o ruído de quantização que é adicionado à entrada durante a conversão analógico-para-digital. Este ruído de quantização é espalhado sobre a largura de banda de fS/2. Para combater ruído de quantização, a primeira técnica é oversampling, que é amostrar o sinal de entrada a uma taxa muito maior que a frequência de Nyquist para aumentar a razão sinal-ruído (SNR) e a resolução (ENOB). No oversampling, a frequência de amostragem é escolhida para ser N vezes a frequência de Nyquist (2 × fIN), e como resultado o mesmo ruído de quantização agora tem que se espalhar sobre N vezes a frequência de Nyquist. Isso também relaxa os requisitos no filtro antialiasing. Razão de oversampling (OSR) é definida como fS/2fIN, onde fIN é a BW do sinal de interesse. Como diretriz geral, oversampling do ADC por um fator de quatro fornece um bit adicional de resolução, ou aumento de 6 dB na faixa dinâmica. Aumentar a razão de oversampling resulta em ruído geral reduzido e a melhoria da faixa dinâmica (DR) devido ao oversampling é ΔDR = 10log10 OSR em dB.

Oversampling é inerentemente usado e implementado junto com funcionalidade integrada de filtro digital e decimação. O modulador básico de oversampling em ADC sigma-delta molda o ruído de quantização de forma que a maior parte ocorre fora da largura de banda de interesse, resultando em faixa dinâmica geral aumentada em baixas frequências, como mostrado na Figura 4. O filtro passa-baixa digital (LPF) então remove o ruído de quantização fora da largura de banda de interesse, e o decimador reduz a taxa de dados de saída de volta à taxa de Nyquist.

Moldagem de ruído (noise shaping) é a outra técnica para reduzir ruído de quantização. Em ADCs sigma-delta, um quantizador de baixa resolução (um bit a cinco bits) é usado dentro de um loop após o filtro de loop. Um DAC é usado como feedback para subtrair o sinal quantizado da entrada, como mostrado na Figura 5.

O integrador continuará somando o erro de quantização resultando em moldagem do ruído de quantização para frequências mais altas, que então pode ser filtrado usando um filtro digital. A Figura 6 ilustra a densidade espectral de potência (PSD) da saída x[n] de um ADC sigma-delta típico. A inclinação de moldagem de ruído depende da ordem do filtro de loop H(z) (veja Figura 11) e é (20 × n) dB/década, onde n é a ordem do filtro de loop. O ADC sigma-delta alcança alta resolução in-band por uma combinação de moldagem de ruído e oversampling. Largura de banda in-band é igual a fODR/2 (ODR significa output data rate). Resolução mais alta pode ser obtida aumentando a ordem do filtro de loop ou aumentando a razão de oversampling.

Aliasing

Para combater aliasing em aplicações de alto desempenho, filtros antialiasing de ordem superior são usados para evitar qualquer quantidade de foldback. Um filtro antialiasing é um filtro passa-baixa que limita a banda do sinal de entrada e garante que não há componente de frequência no sinal além da largura de banda de interesse que possa fazer foldback. O desempenho do filtro dependerá de quão próximo o sinal out-of-band está de fS/2, e a quantidade de atenuação requerida.

Para ADCs SAR, o gap entre a BW do sinal de entrada e frequência de amostragem não é enorme, logo precisamos de um filtro de ordem superior que chama por um design de filtro complexo, de ordem superior com mais potência e mais distorção. Por exemplo, se um SAR de 200 kSPS tem BW de entrada de 100 kHz, o filtro antialiasing precisará rejeitar sinal de entrada de >100 kHz para garantir que não há aliasing. Isso requer um filtro de ordem muito alta. A Figura 7 mostra a demanda de curva íngreme.

Se uma velocidade de amostragem de 400 kSPS é escolhida para relaxar a ordem do filtro, a rejeição é necessária para frequência de entrada >300 kHz. Aumentar a velocidade de amostragem aumentará a potência, e para velocidade dobrada, a potência também seria dobrada. Oversampling adicional ao custo de potência relaxará ainda mais o requisito do filtro antialiasing, já que a frequência de amostragem é muito maior que a BW de entrada.

Em ADCs sigma-delta, a entrada é oversampled em um OSR muito maior, então o requisito do filtro antialiasing é relaxado pois a frequência de amostragem é muito maior que a BW de entrada, como mostrado na Figura 8.

A Figura 9 dá uma ideia da complexidade do AAF para arquiteturas SAR e sigma-delta de tempo discreto (DTSD). Se tomarmos uma largura de banda de entrada de -3 dB de 100 kHz para atingir atenuação de 102 dB na frequência de amostragem fS, um filtro antialiasing de segunda ordem será necessário para um ADC DTSD enquanto obter a mesma atenuação em fS requererá um filtro de quinta ordem usando um ADC SAR.

Para um ADC sigma-delta de tempo contínuo (CTSD), a atenuação é inerente, então não precisamos de nenhum filtro antialiasing.

Esses filtros podem ser um ponto de dor para designers de sistema, e eles têm que otimizá-los para o droop que fornecem na banda de interesse e fornecer tanta rejeição quanto possível. Eles também adicionam muitos outros erros como offset, ganho, erro de fase e ruído ao sistema, reduzindo assim seu desempenho.

Além disso, ADCs de alto desempenho são diferenciais por natureza, então precisamos do dobro do número de componentes passivos. Para obter melhor matching de fase em aplicações multicanal, todos os componentes na cadeia de sinal devem combinar bem. Como resultado, componentes com tolerância mais apertada são requeridos.

Entrada de Capacitor Chaveado

A amostragem de entrada de capacitor chaveado depende do tempo de assentamento da entrada amostrada em um capacitor, criando uma demanda por corrente transiente de carga/descarga quando a chave de amostragem é ligada/desligada. Isso é chamado de kickback na entrada e pede um amplificador de acionamento de entrada que possa suportar essas correntes transientes. Além disso, a entrada é requerida para estar assentada no final do tempo de amostragem e a precisão da entrada amostrada determina o desempenho do ADC, implicando que o amplificador de acionamento precisa assentar rapidamente após o evento de kickback. Isso leva à necessidade de um driver de alta largura de banda que possa suportar assentamento rápido e absorver o kickback da operação de capacitor chaveado. Em entradas de capacitor chaveado, sempre que a amostragem está ON, o driver imediatamente tem que fornecer a carga para o capacitor de hold. Este surto repentino de corrente só pode ser fornecido a tempo se o driver tiver capacidades de largura de banda suficientes. Devido aos parasitas da chave, haverá kickback no driver no momento da amostragem. Se o kickback não assentar antes da próxima amostragem, resultará em um erro sendo amostrado, corrompendo assim a entrada do ADC.

A Figura 10 mostra o kickback no ADC DTSD. Se, por exemplo, a frequência de amostragem é 24 MHz, o sinal de dados precisa assentar dentro de 41 ns. Como a referência também é uma entrada de capacitor chaveado, um buffer de alta largura de banda também é necessário no pino de entrada de referência. Esses buffers de sinal de entrada e referência adicionam ruído e derrubam o desempenho geral da cadeia de sinal. Além disso, componentes de distorção do driver de sinal de entrada (ao redor da frequência S&H) adicionam ainda mais aos requisitos antialiasing. Também, com entradas de capacitor chaveado, mudanças na velocidade de amostragem resultarão em corrente de entrada variável. Isso poderia resultar em retuning do sistema para reduzir erro de ganho gerado no driver ou estágio precedente enquanto aciona o ADC.

ADC Sigma-Delta de Tempo Contínuo

Um ADC CTSD é uma arquitetura alternativa de ADC sigma-delta que aproveita princípios como oversampling e moldagem de ruído, mas que tem um meio alternativo de implementar a operação de amostragem que entrega benefícios significativos de sistema.

A Figura 11 mostra uma comparação de uma arquitetura DTSD e CTSD. Como vemos na arquitetura DTSD, a entrada é amostrada antes do loop. O filtro de loop H(z) é discreto no tempo e implementado usando integradores de capacitor chaveado. O DAC de feedback também é baseado em capacitor chaveado. Como há amostragem na entrada, que resultará em problema de aliasing de fS, um filtro antialiasing adicional é requerido na entrada antes de ser amostrada.

CTSD não tem um sampler na entrada. Em vez disso, é amostrado no quantizador dentro do loop. O filtro de loop agora é de tempo contínuo usando integradores de tempo contínuo, e o mesmo vale para o DAC de feedback. Similar à quantização que é moldada, o aliasing devido à amostragem também é moldado. Isso resulta em um ADC quase sem amostragem, fazendo uma classe própria.

A frequência de amostragem do CTSD é fixa, diferente do DTSD onde a frequência de amostragem do modulador pode ser facilmente escalada. Também, ADCs CTSD são conhecidos por serem menos tolerantes a jitter que equivalentes de capacitor chaveado. Cristais off-the-shelf ou osciladores CMOS fornecem clocks de baixo jitter para ADCs localmente, o que ajuda a evitar transmitir clock de baixo jitter sobre isolamento e reduz EMC.

Os dois benefícios primários do CTSD são a rejeição de alias inerente e as entradas resistivas para sinais e referência.

Antialiasing Inerente

Mover o quantizador dentro do loop resulta em rejeição de alias inerente. Como mostrado na Figura 12, o sinal de entrada passa pelo filtro de loop antes de ser amostrado e o erro de foldback (alias), que é introduzido no quantizador, também vê este filtro. O sinal e o erro de alias verão a mesma função de transferência de ruído do loop sigma-delta, e ambos terão moldagem de ruído similar ao ruído de quantização em arquiteturas sigma-delta. Assim, a resposta de frequência do loop CTSD naturalmente rejeita sinais de entrada ao redor de múltiplos inteiros da frequência de amostragem, atuando como um filtro antialiasing.

Entrada Resistiva

Ter entradas resistivas nos sinais e entradas de referência torna mais fácil de acionar que configurações sample-and-hold. Com entradas resistivas constantes, não há kickback e o driver pode ser completamente removido. A entrada é livre de distorção, como mostrado na Figura 13. E como a resistência de entrada é constante, o retuning do sistema para erros de ganho também é eliminado.

Entradas analógicas podem ser bipolares mesmo que o ADC tenha alimentação unipolar. Isso pode remover a necessidade de level shifting de um front-end bipolar para o ADC. O desempenho dc do ADC pode não ser o mesmo que o resistor de entrada agora tem corrente dependente de common-mode de entrada bem como a corrente de entrada.

A carga de referência também é resistiva, o que reduz kickback de chaveamento, logo um buffer de referência separado não é requerido. O resistor para um filtro passa-baixa pode ser feito on-chip para que possa rastrear junto com carga resistiva on-chip (já que poderiam ser do mesmo material), para drift de erro de ganho de temperatura reduzido.

Arquitetura CTSD não é nova, mas megatendências em mercados industriais e de instrumentação demandam desempenho de precisão dc e ac em larguras de banda mais altas. Além disso, clientes preferem um design de plataforma única que atenderia à maioria de suas soluções para reduzir seu time to market.

Arquitetura CTSD tem sido a escolha em um amplo conjunto de aplicações variando de áudio de alto desempenho a front-end RF de handset celular devido a várias vantagens sobre outros tipos de ADCs. Os benefícios incluem maior amenabilidade a integração e baixo consumo de energia, mas também, e possivelmente mais importante, porque usar um CTSD resolve vários problemas significativos de nível de sistema. Devido a várias deficiências tecnológicas, o uso de CTSD foi previamente limitado a frequência/largura de banda de áudio relativa e faixa dinâmica menor. Portanto, conversores Nyquist de alto desempenho como ADCs de aproximação sucessiva e conversores DTSD oversampled têm sido a solução mainstream para aplicações de precisão, alto desempenho/largura de banda média.

No entanto, avanços tecnológicos recentes permitiram superar muitas limitações. Por exemplo, o AD7134 da Analog Devices suporta ADC de alta precisão dc a 400 kHz de largura de banda baseado em CTSD que alcança especificações de desempenho substancialmente mais altas, enquanto fornece precisão dc e, por sua vez, habilita a solução para vários problemas importantes de nível de sistema em aplicações de instrumentação de alto desempenho. O AD7134 também integra um conversor de taxa de amostragem assíncrono (ASRC) fornecendo dados em taxas de dados variáveis derivadas da velocidade de amostragem fixa do CTSD. A taxa de dados de saída pode ser independente da frequência de amostragem do modulador e pode permitir uso bem-sucedido de ADCs CTSD para diferentes throughputs granulares. A flexibilidade para mudar a taxa de dados de saída em nível granular também permite que usuários usem amostragem coerente.

Rejeição de alias inerente remove a necessidade de um filtro antialiasing, o que resulta em menos componentes e tamanho de solução menor. Mais importante, problemas de performance que vêm junto com um filtro antialiasing como droop, erros como offset, ganho e erro de fase, e ruído no sistema não estão mais presentes. Um filtro antialiasing também adiciona significativamente à latência geral na cadeia de sinal dependendo da rejeição necessária. Remoção do filtro remove este atraso completamente, permitindo conversão de precisão em aplicações de loop de controle digital ruidoso.

Sem filtro antialiasing no nível de sistema, matching de fase em sistemas multicanal pode ser vastamente melhorado. Isso é especialmente útil em aplicações demandando baixo mismatch canal-a-canal como monitoramento de vibração, medições de potência, módulos de aquisição de dados e sonar. Devido à sua ação de filtragem inerente, ADCs CTSD também são imunes a qualquer tipo de interferência no nível de sistema, bem como de dentro do próprio IC. Em ADCs DTSD e SAR, cuidado tem que ser tomado para que haja menos interferência quando o ADC está amostrando. Também, haveria imunidade de interferência em linhas de fonte de alimentação devido à ação de filtragem inerente. Com entradas analógicas e de referência resistivas constantes, o requisito de driver pode ser completamente removido também. Novamente, isso aborda preocupações de performance como erros como offset, ganho, erro de fase e ruído ao sistema não estão mais lá.

A luta para alcançar performance de precisão é muito mínima já que o número de elementos projetados é significativamente reduzido. Isso resulta em tempo de design mais rápido, time to market mais rápido para clientes, gerenciamento de BOM mais fácil e confiabilidade. Remoção de um filtro antialiasing, um driver e um buffer de referência reduzirá significativamente a área da placa do sistema. Um amplificador de instrumentação pode ser usado para acionar o ADC diretamente. Por exemplo, com o AD7134, como é um ADC apenas de entrada diferencial, um in-amp diferencial como o LTC6373 pode ser usado como driver. A comparação na Figura 14 mostra a cadeia de sinal para uma cadeia de sinal baseada em tempo discreto e uma baseada em tempo contínuo. Nosso experimento mostra 70% de economia de área quando comparado a uma cadeia de sinal equivalente baseada em tempo discreto, tornando-o uma excelente escolha para aplicações multicanal de alta densidade.

Em conclusão, esta abordagem oferece redução significativa de tamanho de sistema, simplifica o design da cadeia de sinal, torna o sistema mais robusto e reduz o tempo total para mercado com design-in fácil sem trocar quaisquer parâmetros de performance demandados por aplicações de instrumentação de precisão.

Referências

1. Kester, Walt. "MT-002: What the Nyquist Criterion Means to Your Sampled Data System Design." Analog Devices, Inc., 2009.
2. Pavan, Shanti. "Alias Rejection of Continuous-Time Δ∑ Modulators with Switched Capacitor Feedback DACs." IEEE Transactions on Circuits and Systems I: Regular Papers, Vol. 58, No. 2, Fevereiro 2011.
3. Schreier, Richard e Gabor C. Temes. Understanding Delta-Sigma Data Converters. John Wiley and Sons, 2005.

Agradecimentos

O autor gostaria de agradecer Abhilasha Kawle, Avinash Gutta e Roberto Maurino por seu suporte neste artigo.