Silicon Labs:relógios e buffers PCI Express gen 5 lideram em desempenho e potência

A Silicon Labs apresentou um portfólio abrangente de soluções de temporização que fornecem o melhor desempenho de jitter para atender à especificação PCI Express 5.0 de última geração com margem de design significativa. A família de relógios de qualquer frequência Si5332 gera relógios de referência PCIe Gen 5 com desempenho de jitter de 140 fs RMS, otimizando o desempenho do PCIe SerDes enquanto atende à especificação Gen 5 com margem. Os relógios Si5332 geram qualquer combinação de frequências PCIe e de uso geral, permitindo a consolidação da árvore do relógio em uma ampla gama de aplicações.

A Silicon Labs também oferece os geradores de clock Si522xx PCIe e famílias de buffer Si532xx PCIe, que são capazes de fornecer duas, quatro, oito ou doze saídas compatíveis com PCIe Gen 1/2/3/4/5, tornando-os ideais para clocking uma grande variedade de terminais PCIe em aplicativos de data center.

Cada vez mais, os designs de hardware do data center, incluindo placas de interface de rede (NICs), expansores de barramento PCIe e aceleradores de computação de alto desempenho (HPC), estão usando fontes de 1,5 V ou 1,8 V de baixa potência para minimizar o consumo geral de energia. Alimentados por trilhos de alimentação de 1,5 - 1,8 V, os dispositivos Si522xx e Si532xx são os buffers e clocks PCIe de menor potência da indústria. Os drivers de saída Si522xx e Si532xx aproveitam a tecnologia comprovada de lógica de direção de corrente de alta velocidade (HCSL) push-pull da Silicon Labs, que elimina a necessidade de resistores de terminação externos exigidos por relógios PCIe convencionais usando tecnologia de driver de saída de corrente constante.

Os novos produtos de relógio da Silicon Labs são totalmente compatíveis com as arquiteturas PCIe Gen 5 Common Clock, Separate Reference No Spread (SRNS) e Separate Reference Independent Spread (SRIS). Apesar do PCIe Gen 5 ter requisitos de jitter mais rigorosos, os novos produtos da Silicon Labs não exigem componentes de filtragem de fonte de alimentação discretos, simplificando o layout do PCB e garantindo que o ruído no nível da placa não prejudique o desempenho do jitter do clock. Os designers de placas podem migrar perfeitamente os designs PCIe Gen 1/2/3/4 existentes com relógios Si5332, Si522xx e Si532xx compatíveis para atualizar facilmente os designs existentes e aproveitar as vantagens de interfaces seriais PCIe mais rápidas.

A ferramenta de jitter de clock do Silicon Labs PCI Express foi atualizada para incluir os filtros necessários para medir com precisão o jitter de clock de referência PCIe Gen 5. Este software simplifica muito a medição de jitter do clock PCIe, garantindo que os filtros adequados sejam aplicados conforme especificado pelo clock comum PCI-SIG Gen 1/2/3/4/5, especificações SRNS e SRIS, enquanto fornece os resultados em uma leitura fácil formato.