Silicon Labs Lança Soluções de Timing PCI Express Gen 5 com Jitter Inigualável e Eficiência Energética

A Silicon Labs revelou uma linha abrangente de dispositivos de timing que entregam desempenho de jitter líder da indústria enquanto excedem os rigorosos requisitos da especificação PCI Express 5.0. A família de clocks "any-frequency" Si5332 produz clocks de referência com jitter RMS de apenas 140 fs, permitindo PCIe SerDes operar em velocidades de pico com ampla margem de design.

Flexibilidade e Consolidação

Estes clocks podem gerar qualquer combinação de frequências PCIe e general-purpose, tornando possível consolidar clock trees através de uma ampla gama de plataformas — de placas de rede a aceleradores de high-performance computing.

Soluções Low-Power para Data Center e Edge

Para aplicações de data-center e edge que rodam em rails low-power de 1.5V ou 1.8V, a Silicon Labs também oferece geradores de clock PCIe Si522xx e famílias de buffer PCIe Si532xx. Cada dispositivo suporta duas, quatro, oito ou doze saídas compatíveis com PCIe Gen 1/2/3/4/5, tornando-os ideais para clocking de diversos endpoints PCIe.

Estas soluções são os clocks e buffers PCIe de menor potência da indústria, graças à comprovada lógica push-pull high-speed current steering (HCSL) da Silicon Labs. HCSL elimina a necessidade de resistores de terminação externa, um requisito de drivers constant-current convencionais, reduzindo ainda mais complexidade de board e consumo de potência.

Conformidade e Facilidade de Upgrade

Totalmente compatíveis com arquiteturas PCIe Gen 5 Common Clock, Separate Reference No Spread (SRNS) e Separate Reference Independent Spread (SRIS), os novos produtos simplificam layout de PCB ao obviar componentes discretos de filtragem de power-supply. Designers podem drop-in do Si5332, Si522xx ou Si532xx em designs existentes Gen 1/2/3/4 para upgrade para Gen 5 sem redesenhar o clock tree.

Para suportar estes avanços, a Silicon Labs atualizou sua ferramenta de jitter de clock PCI Express. O software agora inclui os filtros precisos requeridos para medições de reference clock Gen 5, garantindo que usuários apliquem configurações corretas per especificações PCI-SIG e recebam resultados em formato intuitivo.