O design de referência suporta cargas de trabalho de IA com uso intensivo de memória

A Lattice Semiconductor Corp. e a Etron Technology Inc. lançaram um projeto de referência de controlador de memória para RPC DRAM de baixa contagem de pinos da Etron para aplicações de ponta de AI e processamento de vídeo de baixo consumo que requerem um formato compacto. O FPGA ECP5 de baixo consumo da Lattice, como controlador de memória para RPC DRAM, fornece o processamento para a carga de trabalho de AI ou visão inteligente. As aplicações incluem câmeras industriais, drones, sistemas AR / VR e sistemas avançados de assistência ao motorista (ADAS).

O design de referência atende aos requisitos de menor consumo de energia, tamanho de fator de forma menor e latência de dados reduzida. Um dos desafios é que a visão inteligente e outros aplicativos de IA geram uma grande quantidade de dados que normalmente são enviados para a nuvem para análise, disse Lattice, mas devido às preocupações sobre latência de dados e privacidade por OEMs de dispositivos de borda, eles querem lidar com mais essa análise localmente sem poder ou tamanho adicional ao seu design.

O design de referência usa 15% menos energia do que um sistema que usa DDR3 DRAM padrão, com uma pegada de design geral menor do que um encapsulamento BGA de 9 × 13 mm usado por um chip DDR3 DRAM padrão. Outra vantagem da solução é que ela não requer experiência em design baseado em FPGA graças às ferramentas de design da Lattice e à pilha de software sensAI, disse o diretor de alianças estratégicas da Lattice, Kambiz Khalilian.

A Lattice também lançou recentemente a versão mais recente de sua pilha de soluções para processamento de IA no dispositivo na borda, Lattice sensAI 3.0. Lidando com segurança de dados, latência de dados e questões de privacidade, a nova pilha de soluções sensAI 3.0 dobra o desempenho e corta o consumo de energia pela metade para aplicativos de IA de ponta, disse Lattice. Inclui suporte para CrossLink-NX FPGAs para aplicações de visão inteligente de baixo consumo de energia. Ele apresenta IP de rede neural convolucional (CNN) personalizado, um IP acelerador que simplifica a implementação de redes CNN comuns e é otimizado para potencializar ainda mais os recursos de processamento paralelo de FPGAs.

O design de referência Lattice / Etron inclui ferramentas de desenvolvimento de software, apresentando uma ferramenta de geração de código de memória baseada em GUI e um modelo de simulação Verilog. Demonstrações de aplicativos usando a pilha de soluções Lattice sensAI e o design de referência do controlador de memória RPC DRAM estarão disponíveis na Etron no terceiro trimestre de 2020.

>> Este artigo foi publicado originalmente em nosso site irmão, Electronic Products.