Seis inovações impulsionando melhorias no desempenho do hardware criptográfico

Para acelerar o início da criptografia de amanhã, a indústria precisará desenvolver melhorias de hardware inventivas e soluções de software otimizadas que trabalham juntas para reduzir os requisitos de computação. A boa notícia é que não estamos começando do zero de forma alguma.
É bem provável que no futuro tudo seja criptografado, desde sua lista de compras até seus registros médicos. Esta é uma noção empolgante, mas o campo da criptografia está particularmente incerto e há muito trabalho sendo feito agora para garantir que os dados possam ser protegidos no futuro.

Várias operações criptográficas podem ser aplicadas a cada byte de dados, porque os dados são criptograficamente protegidos em várias camadas de software, rede e pilhas de armazenamento. Esses processos suportam funções de negócios altamente críticas que exigem segurança forte, mas no nível de hardware, estão entre as operações de computação mais intensas existentes. E a demanda por computação criptográfica continua a crescer, com a quantidade de dados gerados a cada ano crescendo exponencialmente e à medida que as organizações empregam tamanhos de chave maiores, bem como vários algoritmos criptográficos simultâneos, para reforçar a segurança. Ao mesmo tempo, os requisitos de computação continuam a aumentar.

Para combater o problema de custo de computação criptográfica, a indústria de hardware tem trabalhado para produzir novas diretrizes, aprimoramentos de microarquitetura e métodos inovadores de otimização de software. Exemplos fortes desse progresso ao longo dos anos incluem a introdução de instruções de processador de função fixa de próxima geração que reduziram os requisitos de computação de criptografia simétrica Advanced Encryption Standard (AES) e, mais recentemente, algoritmos FIPS. Como resultado, as organizações estão cada vez mais comprometidas com a implementação de criptografias criptográficas fortes para proteger melhor os dados e as comunicações nos últimos 10 anos.

Mas, à medida que os avanços da computação quântica continuam a acelerar, a eficácia da segurança dos algoritmos de criptografia simétricos e assimétricos pode estar em risco. O aumento do tamanho das chaves (de 128 para 256 bits) pode ajudar a tornar os algoritmos simétricos (como AES) mais resistentes a ataques quânticos, mas, novamente, essa solução acarreta custos de computação mais elevados. Os algoritmos criptográficos assimétricos (como RSA e ECDSA) provavelmente também serão insuficientes. Muitos disseram que o poder bruto dos computadores quânticos será a morte da criptografia, mas não acreditamos que será o caso.

Os esquemas de criptografia estabelecidos acima mencionados provavelmente serão substituídos por novas abordagens criptográficas pós-quânticas. A indústria está trabalhando ativamente para fazer a transição para novos padrões de criptografia adequados para lidar com esses desafios de segurança pós-quântica iminentes. Na verdade, muitas propostas já foram submetidas à competição NIST Post-Quantum Cryptography (PQC), para a qual existem vários requisitos em termos de tamanho de chave, armazenamento e especificações de computação.

Com a aproximação do início da era da computação quântica, a indústria precisará se unir para avançar em direção a novos métodos e padrões.

Como será essa mudança? A transição será longa e a criptografia existente permanecerá em vigor até que a indústria seja capaz de adotar totalmente algoritmos emergentes resistentes ao quantum. Esperamos que isso cause uma alta carga computacional e que as organizações não adotem amplamente uma criptografia mais forte até que os algoritmos pós-quânticos subjacentes se tornem economicamente sustentáveis ​​de uma perspectiva de desempenho de computação.

Para acelerar o início da criptografia de amanhã, a indústria precisará desenvolver melhorias de hardware inventivas e soluções de software otimizadas que trabalham juntas para reduzir os requisitos de computação. A boa notícia é que não estamos começando do zero de forma alguma.

Aqui estão seis exemplos principais de melhorias de desempenho criptográfico e inovação que ocorrem hoje:

1. Algoritmos criptográficos de Segurança da Camada de Transporte (TLS) - Os protocolos TLS operam em duas fases. O primeiro é o estágio de iniciação da sessão. Quando uma sessão é iniciada, o cliente deve comunicar mensagens privadas ao servidor usando um método de criptografia de chave pública (geralmente RSA) antes que o protocolo gere uma chave secreta compartilhada. O RSA é baseado na exponenciação modular, um mecanismo de computação de alto custo que produz a maioria dos ciclos do processador de iniciação de sessão TLS. A combinação do RSA com um algoritmo como a criptografia da curva elíptica (ECC), usando técnicas como o sigilo direto perfeito, pode oferecer ainda mais segurança.

Na segunda fase, os dados em massa são transferidos. Os protocolos criptografam os pacotes de dados para garantir a confidencialidade e alavancar o código de autenticação de mensagem (MAC) com base em um hash criptográfico dos dados para proteger contra qualquer tentativa de modificar os dados em trânsito. Os algoritmos de criptografia e autenticação protegem as transferências de dados em massa TLS e, em muitos casos, unir os dois pode aumentar o desempenho geral. Alguns conjuntos de criptografia, como AES-GCM, até mesmo definem modos combinados de “criptografia + autenticação”.

2. Criptografia de chave pública - Para oferecer suporte ao desempenho aprimorado para processos de multiplicação de “grande número”, geralmente encontrados em cifras de chave pública, alguns fornecedores estão criando novos conjuntos de instruções. Por exemplo, os processadores baseados em Ice Lake da Intel introduziram o suporte para arquitetura de conjunto de instruções (ISA) AVX512 Integer Fused Multiply Add (AVX512_IFMA). As instruções multiplicam oito - inteiros não assinados de 52 bits encontrados nos registradores largos de 512 bits (ZMM), produzem as metades superior e inferior do resultado e o adicionam ao acumulador de 64 bits. Combinadas com técnicas de otimização de software (como processamento de múltiplos buffers), essas instruções podem fornecer melhorias de desempenho significativas não apenas para RSA, mas também para ECC.

3. Criptografia simétrica - Dois aprimoramentos de instrução aumentam o desempenho para criptografia simétrica AES:AES vetorizado (VAES) e multiplicação sem transporte vetorizada. As instruções VAES foram estendidas para suportar o processamento de vetor de até quatro blocos AES (128 bits) por vez, usando os registros de 512 bits (ZMM) e, quando utilizados corretamente, fornecerão um benefício de desempenho para todos os modos AES de Operação. Alguns fornecedores também estenderam o suporte ao processamento vetorial de até quatro operações de multiplicação sem transporte ao mesmo tempo, usando os registros amplos de 512 bits (ZMM) para fornecer desempenho adicional ao hashing de Galois e à cifra AES-GCM amplamente usada.

4. Hashing - É possível aumentar o desempenho de computação criando novas extensões para o Secure Hash Algorithm (SHA), que digere dados de tamanho arbitrário em um tamanho fixo de 256 bits. Essas extensões incluem instruções que fornecem uma melhoria significativa no desempenho do SHA-256, permitindo que mais hashing criptográfico seja empregado.

5. Costura de funções - A costura de funções foi lançada em 2010 e é uma técnica para otimizar dois algoritmos que normalmente são executados em combinação, mas sequencialmente, como AES-CBC e SHA256, e os forma em um único algoritmo otimizado com foco na maximização dos recursos e da taxa de transferência do processador. O resultado é uma intercalação de baixa granularidade das instruções de cada algoritmo para que ambos os algoritmos sejam executados simultaneamente. Isso permite que as unidades de execução do processador que, de outra forma, estariam ociosas ao executar um único algoritmo, devido a dependências de dados ou latências de instrução, executem instruções do outro algoritmo e vice-versa. Isso é muito relevante, pois os algoritmos ainda têm dependências estritas que o microprocessador moderno não consegue paralelizar totalmente.

6. Multi-Buffer - Multi-buffer é uma técnica inovadora e eficiente para processar vários buffers de dados independentes em paralelo para algoritmos criptográficos. Os fornecedores já implementaram essa técnica para algoritmos como hashing e criptografia simétrica. O processamento de vários buffers simultaneamente pode resultar em melhorias significativas de desempenho - tanto para o caso em que o código pode tirar proveito de instruções de vários dados de instrução única (AVX / AVX2 / AVX512) e mesmo quando não pode. Isso é importante porque mais dados requerem processamento criptográfico e a disponibilidade de caminhos de dados de processador mais amplos permitirá que a indústria acompanhe o ritmo.

A verdadeira computação quântica chegará antes que percebamos, e a mentalidade da indústria já começou a mudar de "esses dados devem ser criptografados?" para “por que esses dados não estão criptografados?” Como uma comunidade, devemos nos concentrar na implementação de criptografia avançada no nível de hardware, junto com as inovações de algoritmo e software que acompanham para enfrentar os desafios apresentados por um mundo pós-quântico. Isso levará a mais avanços em desempenho e segurança em uma série de algoritmos de criptografia importantes e ajudará a acelerar a transição para esquemas de criptografia de próxima geração que a indústria precisará para navegar na próxima década.

---

Wajdi Feghali é um Intel Fellow.

>> Este artigo foi publicado originalmente em nosso site irmão, EE Vezes.

---

Conteúdos Relacionados:

• Avaliação de um modelo de segurança de IoT em relação às linhas de base do setor
• Um guia para conectar dispositivos IoT com segurança à nuvem
• Noções básicas de SRAM PUF e como implantá-lo para segurança de IoT
• Uma introdução à computação de ponta confidencial para segurança de IoT
• Segurança IoT - criptografia
• Noções básicas sobre os controles de segurança do NIST Framework

Para obter mais informações sobre o Embedded, assine o boletim informativo semanal da Embedded por e-mail.