Integração 3D Massiva de Transistores de Semicondutores 2D Acelera Lei de Moore

Pesquisadores da Penn State demonstraram integração 3D de semicondutores em escala massiva, caracterizando dezenas de milhares de dispositivos usando transistores 2D feitos com semicondutores 2D, permitindo que gadgets eletrônicos possivelmente se tornem mais inteligentes e versáteis. (Imagem: Elizabeth Flores-Gomez Murray/Materials Research Institute. Todos os direitos reservados)

Limites da Lei de Moore

A Lei de Moore, princípio fundamental de escalonamento para dispositivos eletrônicos, prevê que o número de transistores em um chip dobrará a cada dois anos, garantindo mais poder computacional — mas um limite existe.

Os chips mais avançados de hoje abrigam quase 50 bilhões de transistores em espaço não maior que sua unha. A tarefa de enfiar ainda mais transistores nessa área confinada tornou-se cada vez mais difícil, segundo pesquisadores da Penn State.

Remédio: Integração 3D com Materiais 2D

Em estudo publicado em 10 de janeiro de 2024 no periódico Nature, Saptarshi Das, professor associado de ciência e mecânica de engenharia e coautor correspondente, e sua equipe sugerem remédio: implementar perfeitamente integração 3D com materiais 2D.

No mundo dos semicondutores, integração 3D significa empilhar verticalmente múltiplas camadas de dispositivos semicondutores. Esta abordagem não apenas facilita empacotar mais transistores baseados em silício em um chip de computador, comumente chamado de "More Moore", mas também permite uso de transistores feitos de materiais 2D para incorporar funcionalidades diversas em várias camadas da pilha, conceito conhecido como "More than Moore".

Integração 3D Monolítica

Com o trabalho descrito no estudo, Saptarshi e a equipe demonstram caminhos viáveis além do escalonamento da tecnologia atual para alcançar tanto More Moore quanto More than Moore através de integração 3D monolítica. Integração 3D monolítica é processo de fabricação onde pesquisadores fabricam diretamente cada dispositivo sobre o anterior, comparado ao processo tradicional de empilhar camadas fabricadas independentemente.

"Integração 3D monolítica oferece maior densidade de conexões verticais pois não depende de ligação de dois chips pré-padronizados — o que exigiria microbumps onde dois chips são ligados — então você tem mais espaço para fazer conexões", disse Najam Sakib, assistente de pesquisa de graduação em ciência e mecânica de engenharia e coautor do estudo.

Desafio da Temperatura de Processo

Integração 3D monolítica enfrenta desafios significativos, segundo Darsith Jayachandran, assistente de pesquisa de graduação e coautor correspondente, já que componentes convencionais de silício derreteriam sob temperaturas de processamento.

"Um desafio é o teto de temperatura de processo de 450 °C para integração back-end para chips baseados em silício. Nossa abordagem de integração 3D monolítica reduz essa temperatura significativamente, para menos de 200 °C", disse Jayachandran, explicando que o teto de temperatura de processo é a temperatura máxima permitida antes de danificar estruturas pré-fabricadas. "Orçamentos de temperatura de processo incompatíveis tornam integração 3D monolítica desafiadora com chips de silício, mas materiais 2D suportam as temperaturas necessárias para o processo."

Escala Massiva e Materiais

Os pesquisadores usaram técnicas existentes para sua abordagem, mas são os primeiros a alcançar com sucesso integração 3D monolítica nesta escala usando transistores 2D feitos com semicondutores 2D chamados dicalcogenetos de metais de transição.

A capacidade de empilhar dispositivos verticalmente em integração 3D também permitiu computação mais eficiente energeticamente porque resolveu problema surpreendente para coisas tão minúsculas como transistores em chip: distância.

"Ao empilhar dispositivos verticalmente uns sobre os outros, você diminui a distância entre dispositivos, e portanto diminui o lag e também o consumo de energia", disse Rahul Pendurthi, assistente de pesquisa de graduação e coautor correspondente.

More Moore e More than Moore

Ao diminuir distância entre dispositivos, pesquisadores alcançaram "More Moore". Ao incorporar transistores feitos com materiais 2D, atenderam critério "More than Moore" também. Materiais 2D são conhecidos por propriedades eletrônicas e ópticas únicas, incluindo sensibilidade à luz, o que os torna ideais como sensores. Isso é útil, disseram pesquisadores, pois número de dispositivos conectados e de borda — como smartphones ou estações meteorológicas domésticas sem fio que coletam dados na 'borda' de uma rede — continua aumentando.

"'More Than Moore' refere-se a conceito no mundo tech onde não apenas tornamos chips menores e mais rápidos, mas também com mais funcionalidades", disse Muhtasim Ul Karim Sadaf, assistente de pesquisa de graduação e coautor. "Trata-se de adicionar novos e úteis recursos aos nossos dispositivos eletrônicos, como melhores sensores, gerenciamento de bateria aprimorado, ou outras funções especiais, para tornar nossos gadgets mais inteligentes e versáteis."

Vantagens Adicionais

Usar dispositivos 2D para integração 3D tem várias outras vantagens: mobilidade superior de portadores (como carga elétrica é transportada em materiais semicondutores) e serem ultra-finos, permitindo encaixar mais transistores em cada nível da integração 3D e habilitar mais poder computacional.

Escala que Une Academia e Indústria

Enquanto a maioria da pesquisa acadêmica envolve protótipos de pequena escala, este estudo demonstrou integração 3D em escala massiva, caracterizando dezenas de milhares de dispositivos. Segundo Das, esta conquista preenche lacuna entre academia e indústria e pode levar a parcerias futuras onde indústria alavanca expertise e instalações de materiais 2D da Penn State. O avanço no escalonamento foi viabilizado pela disponibilidade de dicalcogenetos de metais de transição de alta qualidade em escala de wafer desenvolvidos por pesquisadores do Two-Dimensional Crystal Consortium (2DCC-MIP) da Penn State, uma Plataforma de Inovação de Materiais da Fundação Nacional de Ciência (NSF) dos EUA e instalação nacional de usuários.

"Este avanço demonstra mais uma vez o papel essencial da pesquisa de materiais como base da indústria de semicondutores e competitividade dos EUA", disse Charles Ying, diretor de programa para Plataformas de Inovação de Materiais da NSF. "Anos de esforço do Two-Dimensional Crystal Consortium da Penn State para melhorar qualidade e tamanho de materiais 2D tornaram possível alcançar integração 3D de semicondutores em tamanho que pode ser transformador para eletrônica."

Segundo Das, este avanço tecnológico é apenas o primeiro passo.

"Nossa capacidade de demonstrar, em escala de wafer, enorme número de dispositivos mostra que fomos capazes de traduzir esta pesquisa para escala apreciável pela indústria de semicondutores", disse Das. "Colocamos 30.000 transistores em cada nível, que pode ser número recorde. Isso coloca Penn State em posição única para liderar parte do trabalho e parceriar com indústria de semicondutores dos EUA no avanço desta pesquisa."

Fonte