Integração 3D massiva de transistores semicondutores 2D acelera a Lei de Moore

Eletrônicos e Sensores INSIDER
Os pesquisadores da Penn State demonstraram a integração 3D de semicondutores em grande escala, caracterizando dezenas de milhares de dispositivos usando transistores 2D feitos com semicondutores 2D, permitindo que dispositivos eletrônicos se tornassem possivelmente mais inteligentes e versáteis. (Imagem:Elizabeth Flores- Gomez Murray/Instituto de Pesquisa de Materiais. Todos os direitos reservados)
A Lei de Moore, um princípio fundamental de escala para dispositivos eletrônicos, prevê que o número de transistores em um chip dobrará a cada dois anos, garantindo mais poder de computação – mas existe um limite.

Os chips mais avançados de hoje abrigam quase 50 bilhões de transistores em um espaço que não é maior que a unha de um polegar. A tarefa de colocar ainda mais transistores nessa área confinada tornou-se cada vez mais difícil, segundo pesquisadores da Penn State.

Em estudo publicado em 10 de janeiro de 2024, na revista Nature , Saptarshi Das, professor associado de ciências da engenharia e mecânica e co-autor correspondente do estudo, e sua equipe, sugerem uma solução:implementar perfeitamente a integração 3D com materiais 2D.

No mundo dos semicondutores, a integração 3D significa empilhar verticalmente múltiplas camadas de dispositivos semicondutores. Esta abordagem não só facilita o empacotamento de mais transistores baseados em silício em um chip de computador, comumente referido como “More Moore”, mas também permite o uso de transistores feitos de materiais 2D para incorporar diversas funcionalidades em várias camadas da pilha, um conceito conhecido como “More than Moore”.

Com o trabalho descrito no estudo, Saptarshi e a equipe demonstram caminhos viáveis além do dimensionamento da tecnologia atual para alcançar More Moore e More than Moore por meio da integração 3D monolítica. A integração 3D monolítica é um processo de fabricação em que os pesquisadores fabricam cada dispositivo diretamente no dispositivo abaixo, em comparação com o processo tradicional de empilhamento de camadas fabricadas independentemente.

“A integração 3D monolítica oferece a maior densidade de conexões verticais, pois não depende da ligação de dois chips pré-padronizados – o que exigiria micro-impactos onde dois chips são unidos – então você tem mais espaço para fazer conexões”, disse Najam Sakib, assistente de pesquisa de pós-graduação em ciências da engenharia e mecânica e coautor do estudo.

A integração 3D monolítica enfrenta desafios significativos, no entanto, de acordo com Darsith Jayachandran, assistente de pesquisa em engenharia e mecânica e co-autor correspondente do estudo, uma vez que os componentes convencionais de silício derreteriam sob as temperaturas de processamento.

"Um desafio é o teto de temperatura do processo de 450 °C para integração de back-end para chips baseados em silício. Nossa abordagem de integração 3D monolítica reduz essa temperatura significativamente, para menos de 200 °C", disse Jayachandran, explicando que o teto de temperatura do processo é a temperatura máxima permitida antes de danificar as estruturas pré-fabricadas. “Orçamentos de temperatura de processo incompatíveis tornam a integração 3D monolítica um desafio com chips de silício, mas os materiais 2D podem suportar as temperaturas necessárias para o processo.”

Os pesquisadores usaram técnicas existentes para sua abordagem, mas são os primeiros a alcançar com sucesso a integração 3D monolítica nesta escala usando transistores 2D feitos com semicondutores 2D chamados dichalcogenetos de metais de transição.

A capacidade de empilhar verticalmente os dispositivos na integração 3D também permitiu uma computação mais eficiente em termos energéticos porque resolveu um problema surpreendente para coisas tão pequenas como os transistores num chip de computador:a distância.

“Ao empilhar dispositivos verticalmente uns sobre os outros, você diminui a distância entre os dispositivos e, portanto, diminui o atraso e também o consumo de energia”, disse Rahul Pendurthi, assistente de pesquisa de pós-graduação em ciências da engenharia e mecânica e co-autor correspondente do estudo.

Ao diminuir a distância entre os dispositivos, os pesquisadores alcançaram “Mais Moore”. Ao incorporar transistores feitos com materiais 2D, os pesquisadores também atenderam ao critério “Mais que Moore”. Os materiais 2D são conhecidos por suas propriedades eletrônicas e ópticas únicas, incluindo sensibilidade à luz, o que torna esses materiais ideais como sensores. Isto é útil, disseram os pesquisadores, à medida que o número de dispositivos conectados e dispositivos de ponta – coisas como smartphones ou estações meteorológicas domésticas sem fio que coletam dados na “borda” de uma rede – continua a aumentar.

"'More Than Moore' refere-se a um conceito no mundo da tecnologia onde não estamos apenas tornando chips de computador menores e mais rápidos, mas também com mais funcionalidades", disse Muhtasim Ul Karim Sadaf, assistente de pesquisa de pós-graduação em engenharia, ciências e mecânica e co-autor do estudo. “Trata-se de adicionar funcionalidades novas e úteis aos nossos dispositivos eletrónicos, como melhores sensores, melhor gestão da bateria ou outras funções especiais, para tornar os nossos dispositivos mais inteligentes e versáteis.”

O uso de dispositivos 2D para integração 3D tem várias outras vantagens, disseram os pesquisadores. Uma delas é a mobilidade superior da portadora, que se refere à forma como uma carga elétrica é transportada em materiais semicondutores. Outra é ser ultrafino, permitindo aos pesquisadores colocar mais transistores em cada camada da integração 3D e permitir mais poder de computação.

Embora a maioria das pesquisas acadêmicas envolva protótipos de pequena escala, este estudo demonstrou a integração 3D em grande escala, caracterizando dezenas de milhares de dispositivos. De acordo com Das, esta conquista preenche a lacuna entre a academia e a indústria e pode levar a futuras parcerias onde a indústria aproveite a experiência e as instalações em materiais 2D da Penn State. O avanço no dimensionamento foi possibilitado pela disponibilidade de dichalcogenetos de metais de transição de alta qualidade em escala de wafer desenvolvidos por pesquisadores do Two-Dimensional Crystal Consortium da Penn State (2DCC-MIP), uma plataforma de inovação de materiais da Fundação Nacional de Ciência dos EUA (NSF) e instalação de usuário nacional.

"Este avanço demonstra mais uma vez o papel essencial da pesquisa de materiais como base da indústria de semicondutores e da competitividade dos EUA", disse Charles Ying, diretor do programa de Plataformas de Inovação de Materiais da NSF. "Anos de esforço do Two-Dimensional Crystal Consortium da Penn State para melhorar a qualidade e o tamanho dos materiais 2D tornaram possível alcançar a integração 3D de semicondutores em um tamanho que pode ser transformador para a eletrônica."

Segundo Das, esse avanço tecnológico é apenas o primeiro passo.

“Nossa capacidade de demonstrar, em escala de wafer, um grande número de dispositivos mostra que conseguimos traduzir esta pesquisa em uma escala que pode ser apreciada pela indústria de semicondutores”, disse Das. "Colocamos 30.000 transistores em cada camada, o que pode ser um número recorde. Isso coloca a Penn State em uma posição única para liderar parte do trabalho e fazer parceria com a indústria de semicondutores dos EUA no avanço desta pesquisa."

Fonte