Amplificador JFET Gate Comum: Projeto, Operação e Aplicações

PLANILHAS RELACIONADAS:

• Planilha de Amplificadores JFET

O que é um Amplificador JFET Gate Comum?

A configuração gate comum (CG) é uma das três topologias clássicas JFET (fonte comum, dreno comum, gate comum). No estágio CG o gate é o terminal comum, a fonte é a entrada e o dreno é a saída. Este arranjo fornece baixa impedância de entrada, alta impedância de saída e ganho de tensão negativo que pode atingir 10–20× para JFETs discretos típicos.

Como Funciona

Uma variação de tensão na fonte modula a tensão gate-fonte (V_GS). A corrente de dreno do JFET, I_D, segue a equação I_D = I_DS (1 – V_GS/V_P)². Como o dreno está em potencial mais alto que a fonte, a tensão de saída no dreno é o produto de I_D e o resistor de dreno (R_D), dando ganho de tensão negativo de aproximadamente –R_D/(R_S + r_o).

Esquema de Polarização Típico

O gate é frequentemente ligado à terra através de resistor de alto valor ou rede de bias para manter V_GS ≈ 0 V. Um resistor de fonte (R_S) estabelece o ponto de bias e fornece realimentação negativa, melhorando linearidade. Pequeno bias DC (ex: 0,2 V) pode ser aplicado ao gate via divisor de tensão se V_GS ligeiramente negativo for desejado para maior ganho.

Vantagens e Casos de Uso

• Baixa impedância de entrada (<1 kΩ), ideal para acionar front-ends RF de alta impedância.
• Alta impedância de saída, útil para conversão tensão-para-corrente.
• Excelente resposta em frequência — estágios gate comum podem exceder 100 MHz com layout adequado.
• Excelente desempenho de ruído quando resistor de fonte é escolhido para casar impedância da fonte de entrada.

Exemplo de Projeto

Componentes: JFET 2N5457, V_D = 12 V, R_D = 10 kΩ, R_S = 1 kΩ.

Ponto de bias: V_GS ≈ –0,2 V, I_D ≈ 2 mA. Ganho de tensão ≈ –10. Largura de banda > 10 MHz com carga 10 pF.

Dicas de Projeto

1. Selecione JFET com tensão de pinch-off (V_P) e transcondutância (g_m) adequados para frequência alvo.
2. Minimize capacitâncias parasitas usando layout de pernas curtas e material PCB de baixa capacitância.
3. Use dissipador de calor ou pad térmico se operando próximo à corrente de dreno máxima do JFET.
4. Verifique linearidade checando ponto de interceptação de terceira ordem (IP3) em teste de dois tons.

Recursos Adicionais

Para exercício prático de projeto, baixe a Planilha de Amplificadores JFET e trabalhe através dos cálculos de bias, previsão de ganho e simulação.