Guia para Iniciantes em Verilog: Exemplo Hello World

É sempre melhor começar usando um exemplo muito simples, e nenhum serve melhor a esse propósito do que "Hello World!".

// Comentários de linha única começam com barra dupla "//"
// Código Verilog é sempre escrito dentro de módulos, e cada módulo
// representa um bloco digital com alguma funcionalidade
module tb;
// Bloco initial é outra construção tipicamente usada para inicializar
// redes de sinais e variáveis para simulação
initial
// Verilog suporta exibição de valores de sinais na tela para que
// projetistas possam depurar o que está errado com seu circuito
// Para nossos propósitos, simplesmente exibiremos "Hello World"
$display("Hello World!");
endmodule

Um module chamado tb sem portas de entrada/saída atua como o módulo superior para a simulação. O bloco initial inicia e executa a primeira instrução no tempo 0 unidades. $display é uma tarefa de sistema do Verilog usada para exibir uma string formatada no console e não pode ser sintetizada em hardware. É usada principalmente para auxiliar na depuração de testbench e design. Neste caso, a mensagem de texto exibida na tela é "Hello World!".

Log de Simulação

ncsim> run
Hello World!
ncsim: *W,RNQUIE: Simulação completa.

Dominando I/O de Arquivos em Verilog: Abrir, Ler, Escrever e Fechar Flip-Flop JK: Projeto, Implementação e Testbench

Verilog