Flip-Flop JK: Projeto, Implementação e Testbench
Projeto
module jk_ff (
input j,
input k,
input clk,
output q
);
reg q;
always @ (posedge clk)
case ({j,k})
2'b00 : q <= q;
2'b01 : q <= 0;
2'b10 : q <= 1;
2'b11 : q <= ~q;
endcase
endmoduleEsquemático de Hardware
Testbench
module tb_jk;
reg j;
reg k;
reg clk;
always #5 clk = ~clk;
jk_ff jk0 (
.j(j),
.k(k),
.clk(clk),
.q(q)
);
initial begin
j <= 0;
k <= 0;
#5 j <= 0; k <= 1;
#20 j <= 1; k <= 0;
#20 j <= 1; k <= 1;
#20 $finish;
end
initial $monitor("j=%0d k=%0d q=%0d", j, k, q);
endmodule
Guia para Iniciantes em Verilog: Exemplo Hello World
Projetando um Flip-Flop D com Reset Assíncrono Ativo-Baixo
Verilog
- Verilog Básico: Projetando sua Primeira Porta AND
- Domine o Verilog: Tutorial Completo para Projeto de Circuitos Digitais
- Fluxo Completo de Projeto ASIC: Dos Requisitos à Produção
- Camadas de Abstração de Projeto: Guia Claro para Arquitetura de Chips
- Dominando a Sintaxe do Verilog: Regras Essenciais e Boas Práticas
- Tipos de Dados Verilog: Bits, Wires e Valores Lógicos Explicados
- Projetando um Flip-Flop T em Verilog: Implementação RTL e Testbench
- Projeto de Contador Mod-N em Verilog: Módulo Parametrizado e Testbench
- Módulo Contador Gray em Verilog – Gerador de Código Gray de 4 Bits
- Como Inversores de Frequência Aumentam a Eficiência Energética em Operações Industriais