O Que é VHDL? Um Guia Prático para Linguagem de Descrição de Hardware

VHDL (VHSIC Hardware Description Language) é uma linguagem de computador especializada usada para modelar, projetar e verificar circuitos integrados digitais. Ao contrário de linguagens de programação de propósito geral como Java ou C++, VHDL não se destina a construir aplicações de software; em vez disso, descreve a estrutura e comportamento de hardware eletrônico.

VHDL é orientada a eventos e suporta execução paralela, tornando-a ideal para capturar as operações simultâneas que ocorrem dentro de um processador ou outra lógica digital. Por isso, VHDL pode ser usada para especificar a lógica que finalmente se torna uma CPU, um FPGA ou um ASIC.

Acesse a série Tutoriais Básicos de VHDL aqui!

Considere a ilustração acima. Dentro de um chip CPU, numerosos circuitos digitais (mostrados no meio) realizam tarefas aritméticas, de controle e movimento de dados. Esses circuitos são tipicamente representados como um diagrama esquemático (direita). No entanto, o primeiro passo na criação de um circuito integrado é definir o diagrama lógico do circuito em formato textual — entre VHDL.

Síntese

Em vez de desenhar cada porta manualmente, engenheiros escrevem VHDL para descrever o comportamento desejado de um circuito. Uma ferramenta de síntese então transforma essa descrição comportamental em uma netlist concreta — uma representação no nível de portas do circuito. Este processo, chamado síntese, preenche a lacuna entre design abstrato e implementação física.

Síntese bem-sucedida produz uma netlist que pode ser inspecionada em um editor esquemático, fornecendo um mapa visual das portas e interconexões.

Place and Route

Enquanto a netlist define a conectividade lógica, ela não especifica onde componentes residirão em um chip de silício ou tecido FPGA. O estágio de place-and-route (PAR) aborda isso alocando elementos da netlist a recursos físicos no dispositivo alvo e roteando as conexões entre eles. Isso é essencialmente um grande quebra-cabeça de otimização que a ferramenta PAR resolve automaticamente.

Após PAR bem-sucedido, a netlist resultante contém dados de colocação e roteamento adaptados ao dispositivo específico. Para FPGAs, esta netlist pode ser compilada em um bitstream de configuração. Para ASICs, a netlist alimenta etapas de fabricação adicionais.

Resumo

VHDL é uma linguagem de programação poderosa e especializada que permite aos engenheiros descrever, analisar e gerar lógica digital para circuitos integrados. Dominando VHDL, você pode projetar tudo, desde portas lógicas simples até CPUs complexas e FPGAs de alto desempenho.

Faça os tutoriais básicos de VHDL aqui >>