Guia para iniciantes no uso do Modelsim para simulação FPGA e ASIC

Tutorial – Usando Modelsim para simulação, para iniciantes.

Modelsim é um programa criado pela Mentor Graphics usado para simular seus projetos VHDL e Verilog. É o programa de simulação mais utilizado em negócios e educação. Este tutorial explica primeiro porque a simulação é importante e depois mostra como você pode adquirir o Modelsim Student Edition gratuitamente para seu uso pessoal.

A simulação é uma etapa crítica no projeto de FPGAs e ASICs. A simulação permite ao designer estimular seu design e ver como o código que ele escreveu reage ao estímulo. Uma ótima simulação exercitará todos os estados possíveis do projeto para garantir que todos os cenários de entrada serão tratados adequadamente. Você esqueceu uma declaração if em algum lugar? Você se lembrou de atribuir todas as tarefas possíveis de declaração de caso? Esses são os tipos de erros muito fáceis de cometer quando você não simula seu projeto. Vamos começar.

Você baixou e instalou o Modelsim no seu computador? Pegue aqui. Execute a instalação com os parâmetros padrão. Observe que você precisará solicitar uma licença da Mentor Graphics . Ao final da instalação você deve selecionar Concluir e uma janela do navegador será aberta com o formulário de Solicitação de Licença. Clicar em um link de solicitação de licença existente nos favoritos do seu navegador ou em um link publicado na web não funcionará.

O código que iremos simular é o design VHDL abaixo. O código real não é importante, então se você está aprendendo Verilog, tudo bem! Você não precisa conhecer VHDL para este tutorial. O código VHDL cria um And Gate simples e fornece algumas entradas para ele por meio de uma bancada de testes. Copie o código abaixo para and_gate.vhd e o testbench para and_gate_tb.vhd.

and_gate.vhd:

05 
 and_gate_tb.vhd: 
 
14 
 Vamos abrir o Modelsim. Você é saudado com uma janela parecida com esta 
 
 
 
 Janela principal do Modelsim 
 
 Para executar sua simulação, você precisa criar um projeto. Clique em Arquivo -> Novo -> Projeto. Você verá a janela apresentada à esquerda. Escolha um local para o seu novo projeto e dê a ele o nome and_gate. Os projetos no Modelsim possuem a extensão de arquivo .prj. Deixe as outras configurações padrão. Isso apenas diz que todo o código será compilado na biblioteca “trabalho”. 
 
 Clique em Adicionar arquivo existente conforme mostrado na imagem à direita. Navegue até o local onde você baixou and_gate.vhd e and_gate_tb.vhd e adicione ambos ao seu projeto. Mantenha as outras configurações padrão. Clique em OK quando terminar. 
 
 
 
 Janela do projeto Modelsim – Arquivos adicionados ao projeto 
 
 Observe agora que os arquivos foram adicionados com sucesso ao seu projeto. Veja aqueles dois pontos de interrogação azuis na figura da janela do projeto Modelsim acima? Isso significa que o Modelsim ainda não compilou os arquivos. Você precisará compilar os arquivos fonte. Para fazer isso, clique com o botão direito em and_gate.vhd, clique em Compile e, a seguir, clique em Compile All. Você deverá ver mensagens em verde na janela do console informando que a compilação foi bem-sucedida, conforme mostrado na captura de tela abaixo. 
 
 
 
 Resultados de uma compilação bem-sucedida 
 
 Para iniciar sua simulação, clique em Simular na barra de menu e clique em Iniciar simulação. Isso abre a janela Iniciar simulação. Clique no sinal de mais ao lado de trabalho e, em seguida, clique no sinal de mais ao lado de and_gate_tb. Certifique-se de selecionar and_gate_tb e não and_gate, pois queremos simular o design no nível do banco de testes. Assim que and_gate_tb estiver destacado, clique em OK. 
 
 
 
 Janela de simulação Modelsim – Simulação pronta 
 
 Quase lá! A simulação está pronta e aguardando. Agora, a maior parte do tempo que você usa o Modelsim será gasto observando a visualização da forma de onda. A visualização da forma de onda contém ondas (0 e 1 binários, dígitos hexadecimais, dígitos binários, tipos enumerados, etc.) para todos os sinais em seu projeto. Mostra como seu módulo reage a diferentes estímulos. A próxima figura mostra a aparência da sua forma de onda, mas primeiro você precisa adicionar alguns sinais para monitorar. Neste exemplo, monitoraremos todos os sinais na bancada de testes. Para fazer isso, clique com o botão direito em and_gate_tb na janela do sim e clique em Adicionar Wave . Você também pode clicar e arrastar sinais de outras janelas do Modelsim para a janela de forma de onda. 
 
 Aqui está sua janela de forma de onda. Todos os sinais da bancada de testes foram adicionados como sinais que você pode monitorar. Para executar a simulação, clique no ícone com um pequeno pedaço de papel e uma seta para baixo ao lado do tempo de 100 ns. Isso executará sua simulação por 100 nanossegundos. Observe como os sinais mudam! Parabéns! Você criou sua primeira simulação Modelsim! 
 
 Este tutorial mostrou como criar seu próprio projeto no Modelsim, adicionar arquivos ao seu projeto, compilar seus arquivos de origem, iniciar sua simulação e visualizar suas formas de onda. Você está pronto para explorar todos os exemplos nesta página da web e executar as simulações você mesmo. Use a barra lateral na parte superior da página para navegação. 
 

            

            

               Master VHDL:introdução abrangente para design FPGA e ASIC         
                Como visualizar variáveis ​​VHDL no Modelsim durante a simulação