Manufaturação industrial
Internet das coisas industrial | Materiais industriais | Manutenção e reparo de equipamentos | Programação industrial |
home  MfgRobots >> Manufaturação industrial >  >> Industrial programming >> VHDL

Como visualizar variáveis ​​VHDL no Modelsim durante a simulação

Como ver variáveis VHDL em sua forma de onda de simulação


O Modelsim tem uma maneira de visualizar suas variáveis VHDL durante uma simulação, mas elas não facilitam isso. No Modelsim, os Objetos janela nunca exibe variáveis.



Janela de objetos Modelsim, sem variáveis

As variáveis podem ser habilitadas mostrando primeiro os processos. Isso é feito clicando com o botão direito no experimento cujas variáveis ​​você deseja visualizar. Vá até Mostrar e verifique se Processos estão sendo mostrados.



Como ver seus processos em seu design

Feito isso, seu design mostrará nomes de processos abaixo dele (que é um dos motivos pelos quais é uma boa ideia rotular seus processos).



Os processos são visíveis

Agora você precisa visualizar Locals . Uma variável é local porque não existe fora do processo em que foi criada. É local para um processo. Isso é feito na Visualizar menu no Modelsim. Certifique-se de que Locals esteja marcado.



Como habilitar locais no Modelsim

Agora você deve conseguir ver suas variáveis. Clique no processo que criou as variáveis ​​que você deseja examinar. Você deverá ver todas as variáveis ​​​​locais desse processo exibidas na janela Locais. Para ver essas variáveis ​​em sua janela de forma de onda, clique e arraste-as para a janela de forma de onda do Modelsim.



Variáveis visíveis na janela Modelsim Locals

A imagem final mostra uma forma de onda com variáveis. Se você estiver executando a mesma simulação repetidamente, tente salvar a forma de onda como um arquivo .do para que você não precise repetir essas etapas para adicionar variáveis ​​à janela de forma de onda do Modelsim no futuro.



Variável mostrada na janela de forma de onda do Modelsim

VHDL

  1. Questionário básico de VHDL - parte 1
  2. Usando Integrated Logic Analyzer (ILA) e Virtual Input/Output (VIO)
  3. Como parar a simulação em um testbench VHDL
  4. Como usar um For-Loop em VHDL
  5. Como usar uma função em VHDL
  6. Master VHDL:introdução abrangente para design FPGA e ASIC
  7. Como usar o tipo de VHDL mais comum:std_logic
  8. Como criar uma declaração simultânea em VHDL
  9. Tutorial - Introdução ao VHDL
  10. Como criar uma máquina de estado finito em VHDL