Verificação avançada:destrancando a porta para uma nova era de chips AI

“Ei, Siri, qual é a previsão do tempo para hoje?”

Como nossa vida cotidiana continua a depender da Siri e de outros assistentes de inteligência artificial (IA) para serviços convenientes, como tocar músicas e controlar as programações de reuniões, não é segredo que está cada vez mais difícil proteger os dados pessoais. Com o ímpeto da IA ​​crescendo e a ameaça de perda de dados se aproximando, é mais importante do que nunca para os designers de chips aprimorar a IA e as técnicas de segurança para acompanhar a demanda urgente por mais inteligência.

Mas na era de tudo inteligente de hoje, os aplicativos de computação intensiva que incorporam técnicas de IA, como aprendizado profundo (DL) e aprendizado de máquina (ML), exigem seus próprios chips dedicados com designs bem arredondados para alimentar as funções inteligentes. De veículos autônomos a computação de alto desempenho (HPC), a tecnologia subjacente que direciona essas cargas de trabalho intensas depende de arquiteturas avançadas que fazem o delicado equilíbrio entre agregar energia ao departamento de energia e, ao mesmo tempo, ser adaptadas para melhorar os recursos de tomada de decisão.

À medida que mais dispositivos inteligentes se conectam à nuvem, há maior potencial para a IA evoluir exponencialmente e criar uma variedade de oportunidades de mercado. No entanto, os fabricantes de chips devem ter em mente que as partes principais dos cálculos de IA precisam ser concluídas no hardware para emular as condições do mundo real. Portanto, “chips de IA” personalizados não são apenas preferidos, mas essenciais para integrar IA em escala de maneira econômica.

Mas, considerando que a geração atual de chips para aplicativos AI / ML / DL contém caminhos de dados complexos para realizar com precisão a análise aritmética necessária, a indústria terá que estar disposta e pronta para implementar métodos de verificação avançados para evoluir e alimentar o próximo movimento da AI.

Quase todo mundo está projetando chips

Não é nenhum segredo no mundo do design de chips que, com a saturação da lei de Moore, está se tornando cada vez mais difícil alcançar os ganhos desejados em desempenho de processadores de uso geral. Para mitigar essa desaceleração, as empresas, além dos fabricantes de semicondutores tradicionais, estão colocando seus chapéus no ringue de design de chips.

Para citar algumas dessas empresas, grandes jogadores como Google, Amazon e Facebook agora estão investindo pesadamente no desenvolvimento de seus próprios chips ASIC (circuito integrado específico de aplicativo) personalizados internamente para oferecer suporte a seu software de IA exclusivo e atender a aplicativos específicos requisitos. Essa expansão de mercado subsequente oferece uma infinidade de oportunidades para novas ferramentas e soluções de design para dar suporte ao exigente ambiente de design de chips de hoje.

Projeto do chip AI:os caminhos de controle são diferentes

Um impulsionador crucial nos novos investimentos de sistema em chip (SoC) de IA é a capacidade de realizar cálculos multitarefa de uma só vez de maneira distribuída (em vez do paralelismo limitado oferecido pelas CPUs tradicionais). O projeto necessário para executar essas tarefas envolve blocos de dados pesados ​​compostos de um caminho de controle onde a máquina de estado processa as saídas com base em entradas específicas, junto com um bloco de computação composto de lógica aritmética para processar os dados. Ao empregar esses recursos, os designers de chips podem acelerar drasticamente os cálculos idênticos, previsíveis e independentes exigidos pelos algoritmos de IA.

Mesmo que o bloco de cálculo aritmético não seja normalmente um desafio, a sofisticação aumenta drasticamente à medida que o número de blocos aritméticos e bits aumenta simultaneamente, adicionando mais carga às equipes de verificação.

Na última década, a computação centrada em dados evoluiu além dos limites restritivos de PCs e servidores. Mesmo no caso simples de um multiplicador de 4 bits, os vetores de teste precisam ser escritos para todas as combinações de entrada possíveis para verificar sua funcionalidade completa, ou seja, 2 ⁴ =16. Aqui está o desafio:quando se trata de verificar cenários realistas dos chips de IA de hoje, as equipes precisam verificar somadores que têm entradas de 64 bits. Em outras palavras, 2 ⁶⁴ os estados precisam ser verificados - uma conquista que levaria anos usando abordagens clássicas. Este é apenas um exemplo isolado de muitas possibilidades, mas à medida que a adoção de chips de IA se expande rapidamente e a quantidade de dados gerados continua a explodir, os desafios demorados associados à verificação de hardware tornam crítica a necessidade de soluções de verificação modernas, seguras e flexíveis .

O teste final:desafios de verificação

Quando as equipes projetam chips de IA, C / C ++, um algoritmo de design rápido e amplamente usado, é empregado. Depois que o código funcional é escrito, as informações precisam ser traduzidas em uma representação mais orientada ao hardware usando RTL (linguagem de transferência de registro). Esse processo requer que as equipes desenvolvam vetores de teste para todas as combinações possíveis ou comparem se o RTL corresponde ao modelo de arquitetura C / C ++ original, o que geralmente se mostra uma tarefa bastante intimidante.

É aqui que a verificação formal entra em jogo. Com essa técnica, uma análise matemática é feita para considerar todo o projeto do hardware de uma só vez. Embora os vetores de teste normalmente precisem ser escritos para cada combinação de entrada, a verificação formal fornece um conduíte para verificação em relação a um conjunto de afirmações que especificam o comportamento pretendido por meio de verificadores de modelo.

Mesmo alguns anos atrás, seria inconcebível pensar que a verificação formal pudesse ser um método amplamente utilizado simplesmente por causa das afirmações de alto nível exigidas. Mas avance para os dias de hoje e o designer médio de RTL ou engenheiro de verificação pode aprender os truques do mercado de maneira rápida e eficaz.

No entanto, com base na crescente escala e complexidade dos chips de IA de hoje, é impossível ser totalmente provado simplesmente pela verificação do modelo. Verificar essas funções matemáticas usando métodos tradicionais em vez dos modernos é ineficiente, demorado e, em última análise, impraticável a longo prazo.

Os aplicativos de IA e ML precisam de uma ajuda extra

O uso de outras formas de verificação formal (por exemplo, verificação de equivalência) fornece aos engenheiros um sistema robusto para verificar até mesmo os caminhos de dados de IA mais complexos. Durante o processo de verificação de equivalência, duas representações do projeto são comparadas, e os projetos são comprovados como equivalentes ou as diferenças específicas entre eles são identificadas. Esses motores formais suficientemente poderosos fornecem uma grande vantagem durante o processo de verificação, pois as duas representações podem estar em níveis de abstração completamente diferentes e até mesmo escritas em linguagens diferentes.

Vamos comparar a implementação RTL detalhada de um projeto de chip com um modelo de arquitetura C / C ++ de alto nível. A comparação confirma que o mesmo conjunto de entradas produz as mesmas saídas para ambas as representações. Este método eficiente é um ajuste natural para muitos projetos de IA, visto que a maioria já tem modelos C / C ++ disponíveis para verificação de resultados na simulação ou como parte de uma plataforma virtual para apoiar o desenvolvimento e teste inicial de software.

Apesar do rápido crescimento dos aplicativos de IA, a verificação de equivalência formal é a única tecnologia que pode fornecer verificação exaustiva de caminhos de dados de design em relação a um modelo de referência comprovado. Para ajudar na evolução desinibida da IA, as ferramentas de verificação precisam das seguintes características:facilidade de uso, capacidade de escalonamento e recursos avançados de depuração.

No horizonte:criptografia homomórfica

Como a indústria continua a produzir trilhões de bytes de dados que requerem chips de alto desempenho para sustentar esse feito computacional, a previsão de um número crescente de bits é inevitável. Universidades e organizações de pesquisa em todo o mundo estão procurando possibilidades de trabalhar com bits maiores de dados de entrada e desenvolver planos de contingência para projetar chips que possam suportar esse fluxo.

Mas, com essa inundação de dados, vem a necessidade subsequente de segurança de hardware. A criptografia homomórfica será uma peça integrante do quebra-cabeça AI / ML. Esse tipo de criptografia dá aos designers de chips a capacidade de criptografar dados e realizar os mesmos cálculos aritméticos exigidos pelo sistema de IA sem descriptografá-lo e, assim, reduzir o risco de violações de dados. Para aumentar a qualidade dos resultados e a produtividade do design do chip de IA por meio desse sistema de criptografia, serão necessárias ferramentas de próxima geração.

Edge AI vai gerar explosão de computação de dados abundantes em tempo real

Um carro que dirige sozinho batendo em um obstáculo despercebido não está na lista de desejos de ninguém. Este é apenas um exemplo do desastre que os chips de IA podem causar se os projetos não forem totalmente verificados. À medida que o apetite do mercado por mais recursos de IA em aplicativos de computação cresce, novos dispositivos de IA de ponta irão gerar uma explosão de computação de dados abundantes em tempo real e transformar a forma como os fabricantes de chips abordam o design de semicondutores, levando a maior produtividade, tempos de resposta mais rápidos e melhor verificação soluções.

O amanhecer de um mundo com IA está se aproximando rapidamente e está mais ao alcance do que nunca. Mas podemos rodar na roda do hamster inovador por tempo suficiente para que isso aconteça? Só o tempo irá dizer.