Chip de transformação e comunicações do sistema

Smartphones, wearables, dispositivos da Internet das Coisas (IoT) e outros produtos conectados a dispositivos móveis estão cada vez mais avançados e complicados. Designers e desenvolvedores estão trabalhando com cada vez mais periféricos espalhados por uma placa de circuito impresso (PCB) ou outros sistemas. Os sistemas são mais densamente compactados com sensores e outros componentes, e os processadores de aplicativos e / ou hubs de sensores exigem mais de suas interfaces para controlar e transmitir dados de / para eles.

A especificação da interface MIPI I3C v1.1, anunciada em 15 de janeiro de 2020, conecta todos esses periféricos de volta a um processador de aplicativo em velocidades mais altas do que anteriormente possível e com maior capacidade de controle, gerenciamento e integridade do sistema (Figura 1). O uso extensível de faixas de ônibus extras (simples, duplas ou quádruplas) permite que o I3C v1.1 alcance uma taxa de dados efetiva próxima a 100 Mbps sem exigir complexidade de implementação, custo ou ciclos de desenvolvimento adicionais. E um conjunto de novos recursos estrategicamente escolhido oferece melhorias para a confiabilidade e resiliência geral do sistema.

Figura 1. Diagrama do sistema MIPI I3C (MIPI Alliance)

I3C v1.1 é ideal para os implementadores de nível de sistema de hoje que buscam uma solução de barramento utilitário padronizado de baixo custo com pequenas pegadas de silício e PCB e um ecossistema bem definido e prontamente disponível de periféricos, sensores e aplicativos. Além disso, é uma solução inovadora para designers e desenvolvedores. O MIPI I3C foi projetado para se adaptar perfeitamente aos desafios da próxima geração que os dispositivos IoT de amanhã, smartphones, wearables e outros produtos conectados a dispositivos móveis apresentam.

Necessidades de integração em evolução

Para entender o quão poderosos e perfeitamente sincronizados são os novos recursos no I3C v1.1, é importante olhar para o contexto de desenvolvimento no qual eles foram definidos.

Quase 40 anos atrás, eu ² C transformou as comunicações do chip. Desde a invenção do barramento serial de computador “Inter-Integrated Circuit” em 1982, virtualmente todos os fabricantes de chips do mundo adotaram I ² C para comunicações de curta distância. Ele surgiu ao longo dos anos como uma interface de fato para conectar periféricos de baixa velocidade a processadores em sistemas eletrônicos.

No entanto, na era atual de sistemas cada vez mais diversos, as limitações do venerável I ² C são evidentes. Ele continua sendo um recurso funcional - mas não totalmente confiável em configurações de produtos mais complexas e conforme a necessidade de velocidade evoluiu. Designers e desenvolvedores estão cada vez mais atentos ao desempenho real que pode ser alcançado por meio do I ² C. Eles podem visar a operação I ² C a 1 MHz, por exemplo, mas quando implementado em um sistema complexo, a velocidade real que pode ser alcançada pode voltar a cair para 400 KHz.

2017 trouxe outra transformação. O MIPI I3C foi introduzido para melhorar os recursos, desempenho e utilização de energia do I²C, enquanto mantém a compatibilidade com versões anteriores para a maioria dos dispositivos. As indústrias que criam dispositivos IoT, smartphones, wearables e outros produtos conectados móveis se uniram por meio do MIPI I3C Working Group para criar uma especificação que simplificaria ainda mais a integração de mais e mais sensores e outros periféricos em formatos pequenos e com espaço limitado. O objetivo era abordar os principais pontos fracos com os quais muitos desenvolvedores estavam lidando ao trabalhar com I ² C e outras interfaces legadas, como a interface periférica serial (SPI) (Figura 2).

Figura 2. MIPI I3C vs. I2C FM + Taxas de bits dos blocos de dados em Mbps (relógio de 12,5 MHz) (MIPI Alliance)

A versão 1.0 do MIPI I3C estabeleceu uma linha de base crucial para o novo protocolo, e a especificação passou a ser usada com sucesso em aplicações como acelerômetros, atuadores, feedback háptico, detecção infravermelha ou ultravioleta, comunicações de campo próximo, câmeras de tempo de voo, toque telas, transdutores e sensores ultrassônicos. A v1.1 recém-introduzida é a primeira atualização a partir da base MIPI I3C.

Desbloqueando novos espaços de aplicativos

O transporte de dados entre hosts e dispositivos agora pode ocorrer em várias vias em todos os modos do I3C v1.1 (Figura 3), incluindo o novo modo de transporte em massa, HDR-BT. Estender de dois para três fios, por exemplo, dobra a velocidade de transporte, reduzindo assim o tempo em que o host fica “acordado” e esperando para processar dados do dispositivo e, portanto, reduzindo o consumo de energia do sistema. E aumentos dramáticos nas taxas podem ser alcançados conforme o implementador achar adequado, sem a necessidade da implementação de entradas / saídas de uso geral (GPIOs), protocolos mais avançados ou temporização mais rápida. Isso torna mais simples e econômico para designers e desenvolvedores atingirem o aumento de velocidade de que precisam, com as compensações que eles escolherem, para aplicativos emergentes avançados, como imagens "sempre ativas".

Figura 3. MIPI I3C Multi-Lane Effective Bit Rates, em Mbps (MIPI Alliance)

Além disso, a v1.1 oferece uma variedade de novos recursos importantes - controle de fluxo abrangente, detecção / recuperação de erro aprimorada, endereçamento agrupado, transferência de extremidade externa, redefinição de escravo e recursos aprimorados de código de comando comum (CCC), entre eles. Implementado em um padrão de E / S de semicondutor de óxido de metal complementar (CMOS) e utilizando uma interface simples de relógio e dados, o MIPI I3C v1.1 permite que um processador host seja capaz de avaliar o que está acontecendo nos diferentes periféricos ao redor um PCB ou sistema. Por exemplo, melhor compreensão do sistema e responsabilidade por calor, desempenho, integridade, segurança e outros atributos permitem que um controlador de host opere com uma ideia melhor do que está acontecendo no mundo real do sistema geral que está orquestrando, e esses são os tipos de tarefas e dispositivos que o MIPI I3C foi projetado para barrar juntos. Considerando que as interfaces legadas são escolhidas para atributos específicos (talvez taxa de dados, baixa contagem de pinos e / ou gerenciamento de barramento integrado) e, em seguida, vinculadas por meio de protocolos comuns de nível superior, o MIPI I3C foi projetado para oferecer todos esses benefícios. Dessa forma, os sistemas podem migrar em direção a um novo barramento comum, em oposição a uma coleção fragmentada.

Além disso, a ampla aplicabilidade e apelo dos novos recursos lançados na v1.1 funcionam em conjunto para permitir que o I3C seja usado de maneiras totalmente novas. Podemos ver comunicações I3C dentro de um sistema em pacote (SiP) ou entre diferentes sistemas grandes para alimentar casos de uso, como canal de banda lateral de memória DIMM5 (SDRAM), controle de dispositivo de imagem, gerenciamento de sistema de servidor, comunicações de aplicativo de depuração, comando de tela sensível ao toque e comunicações, bem como o comando do dispositivo sensor, controle e transporte de dados.

Além disso, os recursos na v1.1 tornam o MIPI I3C mais provável de ser confiável por desenvolvedores e designers no caminho crítico dos produtos - e posiciona a interface para acompanhar as demandas de largura de banda de dispositivos emergentes com mais sensores e outros periféricos, como Câmeras de 360 ​​graus, dispositivos industriais inteligentes, robôs e drones. Em dispositivos de borda IoT, o I3C pode ajudar a reduzir o número de pinos de interface necessários para permitir designs de pacote MCU menores e de custo mais baixo. Com seu transporte de dados mais alto e mais eficiente, o I3C também pode reduzir o consumo de energia, o que é valioso, visto que muitos dispositivos IoT são operados por bateria e / ou com energia zero líquida.

Porque muitos dos avanços que o Grupo de Trabalho MIPI I3C habilitou na v1.1 - como um recurso de redefinição de escravo padronizado e manipulação de erros e controle de fluxo aprimorados - estavam relacionados às desvantagens e ao trabalho adicional que normalmente precisava ser feito para obter I ² C e SPI funcionem, a comunidade de desenvolvimento agora está preparada para uma migração em larga escala para I3C. A nova versão oferece um caminho de atualização robusto, adaptável e flexível a partir das interfaces legadas de décadas.

Já trabalhando, antecipando as demandas de amanhã

Com o MIPI I3C, os desenvolvedores e designers em dispositivos móveis e vários outros mercados, incluindo automotivo, clientes de PC, data centers, drones, industrial e IoT, podem tirar proveito de um ecossistema vibrante e crescente com suporte e comprometido com interoperabilidade. Os contatos da indústria estão se formando para aumentar a capacidade de gerenciamento e segurança do sistema. Por exemplo, a JEDEC Solid State Technology Association colaborou com a MIPI no desenvolvimento do novo 1.0v JEDEC Module SidebandBus, um superconjunto do barramento MIPI I3C Basic.

Este ecossistema MIPI I3C é a base sobre a qual o próximo ciclo de inovação em chips e comunicações de sistema será colocado em movimento. As empresas são incentivadas a se envolver por meio de workshops de interoperabilidade da MIPI Alliance e atividades de desenvolvimento de especificações.

Então, o que vem por aí para I3C?

O Grupo de Trabalho MIPI I3C está se esforçando para garantir que o conjunto de recursos e escopo da especificação permaneçam relevantes. As discussões já estão em andamento sobre os recursos aprimorados - maior alcance, várias melhorias, requisitos automotivos, aumentos de velocidade, novos usos de várias faixas, conectores padronizados e outros refinamentos de recursos - que a próxima versão do MIPI I3C pode exigir.