Aliança MIPI Revela I3C v1.1: Um Padrão Moderno de Comunicação de Dados

A Aliança MIPI, uma organização internacional que desenvolve especificações de interface para indústrias móveis e influenciadas por móveis, anunciou MIPI I3C v1.1, a primeira atualização de sua interface inovadora que elimina os pontos de dor históricos do desenvolvimento I2C.

MIPI I3C v1.1, disponível agora para membros MIPI, é um barramento de controle e utilidade de velocidade média, escalável, que conecta periféricos a um processador de aplicação, simplificando integração e melhorando eficiências de custo no desenvolvimento de smartphones, wearables, servidores de alto desempenho, aplicações automotivas e mais.

Joel Huloux, presidente da Aliança MIPI, diz: "Entregando um aumento dramático de velocidade e uma série de novos recursos para aumentar confiabilidade, MIPI I3C v1.1 fortalece significativamente o caminho de atualização para implementadores I2C e permite muitos casos de uso diferentes através de móveis e múltiplos outros mercados incluindo automotivo, clientes PC, data centers, drones, industrial e internet das coisas.

"A especificação é ideal para implementadores de nível de sistema buscando uma solução de barramento utilitário padronizado, off-the-shelf, de baixo custo, com uma pegada de placa de circuito impresso (PCI) pequena e um ecossistema bem definido e prontamente disponível de periféricos, sensores e aplicações."

Confiando em um número menor de pinos e a menor quantidade de espaço em PCI comparado com outras soluções de barramento, MIPI I3C integra sensores mecânicos, de movimento, biométricos, ambientais e qualquer outro tipo de sensor. A nova versão constrói sobre essas capacidades com novos recursos para comando, controle e comunicação periférica a um processador host sobre curta distância.

Por exemplo, MIPI I3C v1.1 prevê uso extensível de lanes de barramento extras para aumentar a velocidade da interface para perto de 100 MHz, protegendo a interface contra futuros requisitos de velocidade crescentes.

O maior suporte de velocidade e uma série de novos recursos — endereçamento agrupado, detecção/recuperação de erro aprimorada, reset de slave, controle de fluxo abrangente, transferência outside end e novas capacidades de comando, controle e comunicação (CCC) — trabalham juntos para permitir um conjunto diversificado de novas aplicações:

• Controle de memória DIMM5
• Imagem "Always-on"
• Gerenciabilidade de servidor
• Comunicações de aplicação de debug
• Comando e comunicações de touchscreen
• Comando, controle e transporte de dados de dispositivo sensor
• Gerenciamento de energia

Ken Foust, presidente do Grupo de Trabalho MIPI I3C, diz: "No desenvolvimento do MIPI I3C v1.1, o grupo de trabalho confiou em input de experiências reais de mercado para colocar no lugar o que estava faltando e entregar as capacidades finais para permitir que implementadores I2C mudem para I3C.

"À medida que olhamos para a próxima evolução do MIPI I3C, o grupo de trabalho estará considerando uma gama de novas capacidades, incluindo alcance mais longo, várias melhorias de desenvolvimento de especificação, mais requisitos automotivos, aumentos de velocidade, novos usos multi-lane, novas abordagens PHY, conectores padronizados e outros refinamentos de recursos."

A MIPI realizará um webinar em 12 de fevereiro de 2020, às 8h Pacific, para explorar mais os recursos e benefícios do MIPI I3C v1.1 e fornecer uma atualização sobre o ecossistema I3C. Para registrar, visite https://bit.ly/2t56SVD.

Além disso, uma variedade de outros recursos de solução de sistema foram introduzidos para auxiliar desenvolvedores e apoiar o ecossistema I3C:

MIPI Discovery and Configuration (MIPI DisCo) para I3C é um framework de software projetado para simplificar integração de software de sensores e outros periféricos que usam a interface de dispositivo MIPI I3C, permitindo que sistemas operacionais principais identifiquem dispositivos externos conformes MIPI em sistemas móveis e influenciados por móveis e implementem automaticamente drivers para eles.

A Interface de Controlador Host MIPI I3C define um conjunto comum de capacidades para o controlador host e a interface de software. Uma atualização da interface para suportar v1.1 está atualmente em desenvolvimento.

MIPI Debug para I3C, uma interface bare-metal de pinos mínimos em desenvolvimento para transportar controles e dados de debug entre um sistema de debug e teste (DTS) e sistema alvo (TS), visa ser lançado ainda este ano.

Workshops de interoperabilidade MIPI I3C e MIPI DevCon oferecem oportunidades para explorar compatibilidade de dispositivos e aprender mais sobre I3C e outras especificações MIPI. Verifique o site frequentemente para eventos futuros.

Além disso, uma série de recursos de informação, como FAQs, uma Application Note, e uma Conformance Test Suite (CTS), estão sendo desenvolvidos para incluir v1.1.