Arm oferece IP de processamento neural para processadores de aplicativos

A Arm criou uma nova versão de seu microNPU (unidade de processamento neural) IP que é adequada para uso junto com núcleos de CPU Cortex-A em processadores de aplicativos. O licenciado líder NXP planeja usar este IP em uma família futura de processadores de aplicativos que podem lidar com aplicativos de IA, como estimativa de pose, reconhecimento de múltiplas faces e detecção de objetos em vídeos e reconhecimento de voz além da identificação básica de palavras-chave.

Ethos-U65

O produto microNPU existente da Arm, o Ethos-U55, lançado em fevereiro de 2020, é voltado para produtos da classe de microcontroladores juntamente com núcleos Cortex-M. Ele fornece até 0,5 TOPS de aceleração (com base em geometrias menores, como 16 ou 7 nm, rodando a 1 GHz), com entre 3 e 256 unidades de multiplicação-acumulação (MACs). O portfólio da Arm também tem o Ethos-N77, N57 e N37 que oferecem 4, 2 e 1 TOPS, respectivamente.

O Ethos-U65 foi projetado para manter a eficiência de energia do Ethos-U55 enquanto dobra os MACs disponíveis - até 512 MACs paralelos a 1 GHz - para um total de 1 TOPS. Esta combinação de potência / desempenho é especificamente para uso junto com núcleos Cortex-A em dispositivos de classe de processador de aplicativo. O suporte nativo da linha Ethos-U para operadores de ML também foi atualizado e expandido, de acordo com Arm.

Licenciado principal

O principal parceiro de tecnologia (e principal licenciado) NXP trabalhou em estreita colaboração com a Arm na definição dos aspectos de nível de sistema do Ethos-U65 e disse que integrará o Ethos-U65 IP em sua próxima geração de processadores de aplicação i.MX.

A arquitetura que o NXP criou para um processador de aplicativos com um microNPU usa núcleos Cortex-A e Cortex-M (Imagem:NXP)

A arquitetura que o NXP tem em mente para um processador de aplicativos de IA veria o microNPU Ethos-U65 junto com os núcleos Cortex-M e Cortex-A, explicou Ben Eckermann, engenheiro-chefe de Hardware AI / ML, NXP. O Cortex-A executa o aplicativo, controlando drivers para (digamos) um microfone ou câmera e apresentando uma carga de trabalho para o NPU. O microNPU e o Cortex-M calculam a carga de trabalho do aprendizado de máquina e apresentam a resposta ao Cortex-A.

“Assim como um Ethos-U55, [o Ethos-U65] depende de um processador Cortex-M para estar em algum lugar próximo ao sistema, apenas no caso de haver operadores de aprendizado de máquina da rede neural que não faz sentido serem descarregados inteiramente em hardware ”, disse Eckermann. “Existem muitos operadores de aprendizado de máquina que raramente são chamados e podem não justificar a implementação puramente em hardware.”

A flexibilidade oferecida pelo Cortex-M nesta configuração também permite uma certa quantidade de resistência ao futuro, disse Eckermann.

O U65 recebeu barramentos de sistema internos mais largos do que o U55 e foi adaptado para lidar com o buffer e a latência extras associados à DRAM (comum em sistemas que usam processadores de aplicativos, enquanto os sistemas Cortex-M normalmente usam SRAM).

Preenchendo o portfólio

A NXP está completando seu portfólio de SoCs habilitados para IA.

Os processadores de aplicativos i.MX 8M + anunciados anteriormente pela empresa têm um bloco acelerador NPU AI ao lado de núcleos Cortex-A53 duplos ou quádruplos. O NPU IP incluído nestes produtos não é da Arm. É um design Verisilicon que oferece 2,3 TOPS, o suficiente para segmentação de cena, rosto de vídeo ao vivo e reconhecimento de objeto ou interpretação de sotaque de fala. Na extremidade inferior do espectro, os microcontroladores da NXP com NPUs Arm Ethos-U55 podem lidar com a detecção de pessoas, detecção de wake word e eliminação de ruído de vídeo.

Os produtos habilitados para Ethos-U65 ficarão entre essas duas categorias de produtos, lidando com aplicações de IA como reconhecimento de múltiplas faces, reconhecimento de voz mais complexo ou estimativa de pose. Quaisquer novos produtos nesta categoria, portanto, não se sobreporão ao i.MX 8M +, disse Eckermann.

A quantidade de computação necessária para várias aplicações de IA (eixo x) e o NPU correspondente (Imagem:NXP)

>> Este artigo foi publicado originalmente em nosso site irmão, EE Times.