Arm Revela microNPU Ethos-U65 para Processadores de Aplicação Cortex‑A

A Arm lançou o Ethos-U65, um microNPU IP de próxima geração projetado para integrar perfeitamente com núcleos Cortex‑A CPU em processadores de aplicação. O IP, licenciado pela NXP, alimentará uma nova linha de processadores i.MX que suportam cargas de trabalho avançadas de IA como estimativa de pose, reconhecimento multi-facial, detecção de objetos em vídeo e reconhecimento de fala completo além de detecção de palavra-chave.

Ethos-U65

O microNPU anterior da Arm, o Ethos‑U55, estreou em fevereiro de 2020 para sistemas de classe microcontrolador emparelhados com núcleos Cortex‑M, entregando até 0,5 TOPS a 1 GHz em nós de 16 nm ou 7 nm e apresentando 3 a 256 unidades MAC. O portfólio mais amplo da Arm inclui o Ethos‑N77 (4 TOPS), N57 (2 TOPS) e N37 (1 TOPS).

O Ethos‑U65 baseia-se no design de baixo consumo do U55 mas dobra a contagem MAC para 512, permitindo 1 TOPS a 1 GHz. Adaptado para ambientes de processador de aplicação, também expande suporte nativo para operadores de machine learning, segundo briefing técnico da Arm.

Licenciada líder

A NXP, atuando como licenciada líder, colaborou com a Arm para definir as especificações de nível de sistema para o U65. A empresa anunciou planos de embutir o microNPU em sua futura família i.MX de processadores de aplicação.

A arquitetura NXP para processador de aplicação IA combina núcleos Cortex‑A e Cortex‑M com microNPU (Imagem: NXP)

No processador de IA imaginado, o Ethos‑U65 fica ao lado de núcleos Cortex‑M e Cortex‑A, como explicado por Ben Eckermann, Engenheiro Chefe de Hardware IA/ML da NXP. O Cortex‑A lida com a pilha de aplicação — drivers para periféricos como microfones ou câmeras — enquanto o microNPU e Cortex‑M enfrentam a carga de trabalho de machine learning, retornando resultados ao Cortex‑A.

"Como o U55, o U65 depende de um Cortex‑M próximo para suportar operadores raramente invocados e que podem não justificar implementação completa em hardware", observou Eckermann. "Este design oferece flexibilidade e um grau de proteção contra obsolescência."

O U65 apresenta barramentos internos mais largos comparados ao U55 e é projetado para acomodar características de buffer e latência de DRAM, comum em sistemas de processador de aplicação, enquanto ambientes Cortex‑M tipicamente usam SRAM.

Populando o portfólio

A NXP está expandindo sua linha de SoCs habilitados para IA. Os processadores i.MX 8M+ previamente anunciados já abrigam um acelerador NPU baseado em design Verisilicon que entrega 2,3 TOPS, suficiente para tarefas como segmentação de cena, reconhecimento facial e de objetos em vídeo ao vivo, e interpretação de sotaque de fala. Na extremidade inferior, microcontroladores da NXP com Ethos‑U55 podem realizar detecção de pessoa, detecção de wake-word e denoising de vídeo.

Produtos habilitados para Ethos‑U65 ocuparão o nível intermediário, lidando com aplicações de IA como reconhecimento multi-facial, reconhecimento de fala mais sofisticado e estimativa de pose. Segundo Eckermann, este posicionamento garante sem sobreposição com a linha i.MX 8M+.

Requisitos de computação para várias aplicações de IA e o NPU correspondente (Imagem: NXP)

>> Este artigo foi publicado originalmente em nosso site irmão, EE Times.