Innatera Revela Primeiros Chips Neuromórficos de IA para Aplicações de Borda Ultra-Baixo Consumo

A Innatera, uma startup holandesa especializada em aceleradores de IA neuromórficos para redes neurais de disparo (SNNs), produziu seus primeiros chips, benchmarkou seu desempenho e revelou detalhes arquiteturais chave.

A empresa também anunciou que Alberto Sangiovanni-Vincentelli — co-fundador da Cadence e Synopsys — juntou-se como chairman do conselho. Sangiovanni-Vincentelli é atualmente professor na UC Berkeley e traz décadas de experiência na indústria.

Chip da Innatera é projetado para acelerar diferentes SNNs para aplicações de áudio, saúde e radar (Imagem: Innatera)

Paradigma Computacional Único

Diferente de modelos de IA convencionais, SNNs imitam a atividade de disparo do cérebro, usando o tempo preciso de pulsos elétricos para realizar reconhecimento de padrões. Devido a este paradigma computacional único, SNNs demandam hardware dedicado que possa processar dados de séries temporais eficientemente enquanto consome energia mínima.

Enquanto muitos rivais como Prophesee visam fluxos de imagem e vídeo, a Innatera foca em áudio (reconhecimento de fala), saúde (monitoramento de sinais vitais) e radar (detecção de quedas preservando privacidade para idosos). Estes domínios dependem de dados de séries temporais contínuos e requerem envoltórios de potência apertados no nó do sensor.

Marco Jacobs (Imagem: Innatera)

"Nosso array se destaca no processamento de dados de séries temporais, que é o núcleo de aplicações de áudio, saúde e radar," disse Marco Jacobs, VP de Marketing e Desenvolvimento de Negócios. "Existem poucas soluções que atendam efetivamente a estas necessidades."

Testes da Innatera mostram que cada evento de disparo consome menos de um picojoule — abaixo de 200 fJ em processo TSMC 28 nm — aproximando-se da energia usada por neurônios biológicos. Uma tarefa típica de detecção de palavra-chave requer menos de 500 disparos por inferência, resultando em dissipação de potência sub-miliwatt, segundo CEO Sumeet Kumar.

Clusters de neurônios disparando (grupos de pontos) representam detecção de fonemas em fala. Conforme dados de entrada incorporam mais ruído, os mesmos clusters estão majoritariamente presentes, embora mais difíceis de detectar (Imagem: Innatera)

Arquitetura de Processamento

O processador da Innatera usa um array neuro-sináptico massivamente paralelo com codificadores e decodificadores de disparo, operando em domínio analógico/misto para preservar dinâmicas de tempo contínuo.

Processador neural de disparo da Innatera inclui array neuro-sináptico massivamente paralelo e codificadores e decodificadores de disparo (Imagem: Innatera)

A arquitetura enfatiza programabilidade, permitindo conectividade flexível de neurônios e ajustes finos de tempo de disparo via SDK. Esta flexibilidade é essencial para reproduzir as topologias de rede complexas do cérebro em silício e para otimizar desempenho em diversas cargas de trabalho SNN.

Neurônios e sinapses são implementados em silício analógico para manter ultra-baixo consumo e permitir retenção de estado de tempo contínuo — tarefas que seriam custosas para discretizar em circuitos puramente digitais. "Domínios analógicos preservam naturalmente informação de estado, eliminando a necessidade de codificá-la na topologia da rede," disse Kumar.

Segmento de computação no array da Innatera, onde neurônios são projetados para serem cuidadosamente combinados. Sinapses programáveis são arranjadas em estrutura crossbar multi-nível. (Linhas/traços pretos aqui representam disparos de entrada e saída) (Imagem: Innatera)

Para mitigar variabilidade de fabricação, a Innatera agrupa neurônios em segmentos fortemente combinados, garantindo comportamento determinístico através do array. Software no SDK compensa mismatches residuais, permitindo que desenvolvedores foquem em lógica de aplicação em vez de calibração de baixo nível.

Foco Específico de Aplicação

Originada da Delft University of Technology, a Innatera garantiu €5 milhões (≈US$ 6 milhões) em financiamento seed até o final de 2020. A empresa já engajou com clientes de receita, entregando algoritmos SNN maduros antes de transicionar para hardware.

"Somos uma empresa de soluções de computação," disse Kumar. "Fornecemos soluções turnkey que combinam hardware com algoritmos SNN específicos de aplicação."

O primeiro chip é validado para casos de uso de áudio, saúde e radar, com um roadmap que pode introduzir otimizações adicionais adaptadas a cada domínio. "Nossa arquitetura suporta uma ampla gama de SNNs entre aplicações, mas continuaremos a refinar o hardware para integração de domínio mais profunda," adicionou Kumar.

Amostras iniciais do chip devem ser enviadas antes do final de 2021.

> Este artigo foi originalmente publicado em nosso site irmão, EE Times.

Conteúdos Relacionados:

• Chip de IA visa dispositivos de borda de baixo consumo
• Cadeia de ferramentas, placa de sensor aprimoram ecossistema de chip de IA
• Novos módulos de aceleração de IA aprimoram desempenho de borda
• IA na borda: o que procurar em 2021
• Como implementar AI of Things (AIoT) em MCUs

Para mais Embedded, assine a newsletter semanal por e-mail da Embedded.