Financiamento do Fed visa criptografia homomórfica prática

A Agência de Projetos Avançados de Defesa dos EUA (Darpa) fechou contratos com quatro equipes para desenvolver aceleradores ASIC para criptografia totalmente homomórfica como parte de seu programa de proteção de dados em ambientes virtuais (DPRIVE). Os quatro contratos foram concedidos a equipes lideradas por Duality Technologies, Intel, SRI International e Galois. Três dos quatro valem entre US $ 11,5 milhões e US $ 15 milhões; A Intel não revelou o valor de seu prêmio.

A criptografia totalmente homomórfica é o “Santo Graal” das tecnologias de criptografia

O objetivo do programa DPRIVE de 3,5 anos é permitir a computação em dados criptografados por FHE dentro de uma ordem de magnitude do tempo de computação da computação não criptografada atual. Muitas vezes referido como o “Santo Graal” da criptografia, a criptografia totalmente homomórfica permite que cálculos sejam realizados em dados criptografados - quando o resultado é descriptografado, ele corresponde ao que o resultado teria sido do mesmo algoritmo executado em dados não criptografados.

Os esquemas de criptografia existentes permitem que dados criptografados sejam compartilhados, mas a chave também deve ser compartilhada para que os dados possam ser descriptografados para realizar cálculos com ela. Isso os torna vulneráveis ​​a ataques. Os esquemas de criptografia homomórfica não requerem o compartilhamento da chave - os dados são criptografados de ponta a ponta.

Técnicas de criptografia homomórfica simples já são usadas comercialmente, mas normalmente permitem adicionar números criptografados e nada mais. A criptografia totalmente homomórfica permite que qualquer operação matemática seja executada em dados criptografados sem descriptografia; esquemas existem desde 2009, mas até agora, a tecnologia não tem sido utilizável no mundo real, pois é computacionalmente intensiva.

“Um cálculo que levaria um milissegundo para ser concluído em um laptop padrão levaria semanas para ser computado em um servidor convencional rodando FHE hoje”, disse o gerente do programa da Darpa, Tom Rondeau, em um comunicado.

O CEO da Cornami, Wally Rhines, disse ao EE Times No ano passado, essa criptografia totalmente homomórfica requer "milhares de FFTs sequencialmente e 500 polinômios de ordem com coeficientes que são ponto flutuante de precisão dupla" e que isso exigiria muitas vezes o desempenho das atuais CPUs e GPUs de última geração.

Wally Rhines (Imagem:Cornami)

Cornami, uma startup da Califórnia não envolvida no programa DPRIVE, inicialmente aplicou sua malha computacional reconfigurável de muitos núcleos à aceleração de IA. Desde que Rhines assumiu o comando, a empresa está se concentrando em FHE, um campo no qual “não há concorrentes”, disse Rhines na época. Como os esforços da Darpa, o objetivo de Cornami é acelerar o FHE a níveis utilizáveis.

As implicações de uma tecnologia FHE utilizável seriam enormes para campos como IA. Hoje, a grande maioria do treinamento de IA ocorre na nuvem, mas as preocupações com a privacidade não permitem que as empresas em vários aplicativos importantes (finanças e saúde, por exemplo) enviem dados para a nuvem. Com os futuros aceleradores ASIC para FHE, empresas de pesquisa médica ou startups de fintech poderiam fazer upload de dados criptografados na nuvem, treinar modelos de IA com eles e baixar os resultados, descriptografando o resultado apenas quando ele estava de volta em casa com segurança. Os dados também podem ser agrupados - como dados médicos de hospitais diferentes - cada parte mantém sua privacidade de dados, mas a IA é capaz de aprender com isso de qualquer maneira.

Palavras grandes

O desafio para cada uma das equipes de pesquisa no programa DPRIVE é desenvolver uma pilha de hardware e software para acelerar a computação FHE de forma que seja comparável a operações de dados não criptografados semelhantes. Os requisitos da Darpa para o hardware incluem flexibilidade, escalabilidade e programabilidade.

Uma das principais abordagens que as equipes farão é a exploração de grandes tamanhos de palavras aritméticas (LEIS). O design atual da CPU é baseado em palavras de 64 bits, mas o FHE requer palavras muito maiores. A relação sinal-ruído para dados criptografados está diretamente relacionada ao tamanho da palavra; palavras mais longas significam que menos ruído é acumulado cada vez que um cálculo FHE é processado. Isso significa que mais cálculos podem ser executados antes que o limite de ruído irreparável seja atingido (além do qual os dados não podem mais ser recuperados). Espera-se que as equipes explorem tamanhos de palavras de até milhares de bits.

A verificação de circuitos LAWS é particularmente difícil, uma vez que o espaço de estado do circuito torna-se excessivamente grande. O documento do concurso da Darpa diz que as tentativas de verificação anteriores em multiplicadores de tamanho de palavra grande expiraram quando o tamanho da palavra atingiu 256 bits. Os circuitos criptográficos têm um alto ônus da prova para correção matemática, o que requer verificação de circuito completo.

As equipes também explorarão novas abordagens para gerenciamento de memória, estruturas de dados flexíveis e modelos de programação.

Tecnologias Dualidade

Duality Technologies recebeu US $ 14,5 milhões da Darpa para a DPRIVE. A empresa é uma start-up que ajuda empresas vinculadas a regulamentações (principalmente nas áreas financeira e médica) a compartilhar dados criptografados homomorficamente. A Duality já fornece plataformas comerciais baseadas em FHE, como SecurePlus, sua plataforma de middleware que permite às empresas criptografar dados e, em seguida, executar análises nos dados criptografados, nos próprios servidores das empresas ou na nuvem.

Kurt Rohloff (Imagem:Duality Technologies)

“[Aceleração de hardware FHE] é uma questão de dimensionalidade e largura de bits”, disse Kurt Rohloff, CEO da Duality, ao EE Times em uma entrevista de 2019. “Estamos lidando com operações vetorizadas e as dimensões dos vetores são normalmente da ordem de dezenas de milhares ... 16.000 ou 32.000 dimensionalidade é bastante padrão neste caso. Fizemos um bom trabalho em operações de 64 bits, mas posso facilmente nos ver indo para tamanhos de palavras de centenas de bits ou mesmo de milhares de bits. ”

Para o contrato DPRIVE, a Duality reuniu uma equipe de especialistas do Instituto de Ciências da Informação da University of Southern California, da New York University, da Carnegie Mellon University, da SpiralGen, da Drexel University e do TwoSix Labs. O acelerador de hardware desenvolvido por esta equipe será totalmente integrado à biblioteca FHE de código aberto da Palisade.

Intel

A Intel também se juntou ao programa DPRIVE, com uma equipe que abrange Intel Labs, o grupo de engenharia de design da Intel e o grupo de plataformas de dados da empresa. A Intel fez parceria com a Microsoft, que liderará a implantação comercial do Intel ASIC resultante, testando-o em suas nuvens Azure e Jedi. As duas empresas também trabalharão com organismos internacionais de normalização nos padrões FHE.

A Intel afirma que seu futuro ASIC pode reduzir potencialmente o tempo de processamento de criptogramas FHE em “cinco ordens de magnitude”, embora não tenha dado nenhuma pista sobre como estava planejando fazer isso. A empresa disse que planeja avaliar o progresso de seu acelerador FHE ASIC em cargas de trabalho de inferência e treinamento de IA usando dados criptografados FHE em escala, ao longo do processo - talvez nos dando uma dica de como ela vê a tecnologia sendo usada em aplicativos comerciais.

SRI Internacional

Uma terceira equipe é do instituto de pesquisa sem fins lucrativos SRI International, que recebeu US $ 11,5 milhões como parte do programa. A empresa disse que montou uma equipe de pesquisadores e engenheiros de classe mundial para enfrentar o desafio.

“Criar um novo acelerador de hardware para dados criptografados FHE é um desafio técnico único que requer experiência em arquiteturas de coprocessador, design de hardware, verificação auxiliada por computador de hardware, software, matemática e algoritmos FHE”, disse Karim Eldefrawy, principal cientista da computação da SRI International, em comunicado. “Com a equipe de pesquisadores de nível mundial que montamos para este projeto, estamos confiantes de que em alguns anos podemos desenvolver uma solução de hardware viável que tornará o processamento de dados FHE prático e comercialmente viável para um grande conjunto de aplicações.”

Galois

A empresa de pesquisa e desenvolvimento de ciência da computação Galois já trabalha com muitas entidades do governo dos EUA, incluindo Darpa e Nasa, para resolver problemas tecnológicos difíceis. A empresa obteve um contrato de US $ 15,3 milhões para desenvolver um acelerador FHE da DPRIVE.

Galois planeja se concentrar no projeto de circuito assíncrono que permitirá que cada computação seja executada o mais rápido possível, ao invés de ser limitada pelo pior caso, bem como criar uma nova microarquitetura de fluxo de dados projetada para rotear dados "just in time" para operar independentemente elementos de processamento.

Galois acredita que um ganho de desempenho geral de 10.000 vezes é viável em relação aos atuais sistemas FHE baseados em software. A empresa dividiu os ganhos de desempenho que espera da seguinte forma:

• 300X de aceleração de hardware baseada em ASIC
• 2X ou mais do uso de lógica assíncrona em vez de lógica com clock
• 10X de grandes operações aritméticas de tamanho de palavra em hardware, dispensando a necessidade de representações de sistema numérico de resíduos pesadas
• 5X de uma abordagem de fluxo de dados otimizado que maximiza a utilização de unidades funcionais aritméticas
• 2X de padrões otimizados de acesso à memória e vetorização.

Cronogramas

O DPRIVE é um programa trifásico de 42 meses, com métricas de desempenho a serem alcançadas no final de cada fase para permitir a progressão para a próxima fase. Não se espera que todas as equipes sigam além da fase um.

Durante os 15 meses da fase um, as equipes produzirão a lógica central do design do acelerador FHE, otimizando o tamanho da palavra e emulando blocos de construção de circuito. A fase dois, também de 15 meses, verá as equipes concluindo o design do acelerador FHE com base nos blocos de construção da fase 1, junto com a arquitetura de memória. Durante a fase três de um ano, as equipes construirão um acelerador FHE funcional e utilizável, completo com total programabilidade de software.

O programa DPRIVE deve terminar por volta de setembro de 2024.

>> Este artigo foi publicado originalmente em nosso site irmão, EE Times.

---

Conteúdos Relacionados:

• Segurança IoT - Segurança física e de hardware
• A memória desempenha um papel vital na segurança
• Atingindo a segurança MPU
• Segurança IoT - Capacidades criptográficas críticas
• MCUs usam tecnologia PUF para preencher a lacuna de segurança de chave privada
• Como a computação quântica afetará a segurança da IoT
• Uma introdução à computação de ponta confidencial para segurança de IoT
• Conformidade de segurança, raiz de confiança, software no mundo incorporado 2021

Para obter mais informações sobre o Embedded, assine o boletim informativo semanal da Embedded por e-mail.