ADC Delta-Sigma: Aproveitando Oversampling para Conversão Analógico-Digital Precisa

Conversores analógico-digitais (ADCs) Delta-sigma (ΔΣ) representam uma família sofisticada de dispositivos que transformam sinais de tensão contínuos em dados digitais de alta resolução. Em matemática e física, a letra grega maiúscula Δ representa diferença ou mudança, enquanto Σ denota soma. A arquitetura ΔΣ explora esta relação medindo continuamente a diferença entre a saída do integrador e zero volts, então somando as amostras binárias resultantes para recuperar o valor analógico original.

No núcleo de um conversor ΔΣ está um integrador que recebe a tensão de entrada analógica. Conforme a entrada muda, a saída do integrador rampa linearmente, produzindo uma tensão cuja inclinação é proporcional à magnitude da entrada. Um comparador de alta velocidade então mede se esta rampa está acima ou abaixo do ground, gerando uma decisão de 1 bit (ADC de 1 bit) de "alto" ou "baixo".

A saída do comparador é capturada por um flip-flop tipo D a cada pulso de clock. Este bit armazenado é realimentado ao integrador através de um segundo comparador que traduz o nível lógico 0-V/5-V em sinal bipolar ±V. Se a tensão do integrador é positiva, a realimentação a empurra para zero; se negativa, empurra na direção oposta. O loop continuamente busca o ponto onde a saída do integrador iguala zero volts, mantendo o integrador em estado balanceado.

Diagrama Esquemático

O diagrama mostra o integrador somador à esquerda, seguido pelo comparador (ADC de 1 bit), o D-flip-flop que trava o bit, e finalmente o comparador de realimentação que converte o nível lógico de volta em drive ±V para o integrador.

Formas de Onda de Saída

Quando a tensão de entrada é zero, o integrador não tem drive líquido para rampa em qualquer direção. O loop de realimentação força o flip-flop a oscilar entre estados alto e baixo, efetivamente caçando zero volts. Esta oscilação pode ser visualizada na seguinte forma de onda:

Introduzindo uma entrada analógica negativa, inclina a rampa do integrador para o lado positivo. O loop de realimentação compensa aumentando a proporção de bits altos no fluxo de saída, como mostrado aqui:

Com uma entrada negativa maior, o integrador rampa ainda mais íngreme, resultando em maior densidade de bits altos:

Ao longo de um intervalo de amostragem completo, a razão de bits altos sobe com a magnitude da tensão de entrada:

Para obter uma saída binária paralela convencional, o fluxo serial de bits é averiado — frequentemente por um contador que conta o número de bits altos sobre um número fixo de pulsos de clock. A contagem resultante reflete diretamente a magnitude da entrada analógica.

Conversores Delta-sigma frequentemente empregam múltiplos estágios de integrador ou comparadores multi-bit, mas o princípio central permanece o mesmo: oversampling. Amostrando a entrada a uma taxa muito acima da frequência de Nyquist e promediando as muitas decisões de 1 bit, o sistema atinge uma resolução efetiva que rivaliza ou excede a de um ADC de 8 bits em single-shot — embora com throughput menor.

Em resumo, a arquitetura ADC ΔΣ combina um loop simples integrador-comparador com oversampling inteligente para entregar representações digitais de alta resolução de sinais analógicos, mantendo projeto compacto e robusto adequado para sistemas embarcados modernos.

PLANILHA RELACIONADA:

• Planilha de Conversão Analógico-para-Digital