Cadence Lança Ferramenta Cerebrus ML-Driven para Aumentar Produtividade de Design de Chip 10x e PPA 20%

Design de chip está evoluindo rapidamente — clientes demandam mais features, footprints menores, e menor potência, levando complexidade a novas alturas. Engenheiros estão cada vez mais esticados, tornando difícil entregar produtos no cronograma. A Cadence Design Systems responde com o Cerebrus Intelligent Chip Explorer, uma ferramenta powered por machine learning (ML) que otimiza todo o fluxo RTL-to-signoff.

O Cerebrus alega até um aumento de 10 vezes na produtividade de design e 20% de melhoria em power, performance, e area (PPA) através de uma ampla gama de aplicações, de consumer electronics a hyperscale computing, 5G, automotivo, e design mobile. A solução combina compute on-site e cloud para automatizar o que tradicionalmente requeria dezenas de engenheiros e meses de iteração manual.

"Esta é a primeira ferramenta de otimização digital full-flow usando ML," disse Rod Metcalfe, diretor do grupo de product-management da Cadence. "À medida que a complexidade de design cresce, engenheiros são forçados a iterar manualmente, o que não é escalável. O Cerebrus alavanca compute massivo para simplificar automação e desbloquear maior produtividade."

Metcalfe destacou um caso onde um único engenheiro convergiu para um design melhorado de CPU mobile 5 nm em apenas 10 dias, automaticamente melhorando seu PPA.

Outro caso de uso demonstra otimização automatizada de floorplan, rendendo ganhos significativos de timing e potência.

Ao reutilizar conhecimento histórico de design, o Cerebrus elimina aprendizado manual repetitivo, libertando engenheiros para focar em tarefas de alto impacto. A Cadence descreve isso como uma "revolução" em automação de design eletrônico (EDA), posicionando a ferramenta como essencial para equipes enfrentando nodes avançados e complexidade de design ever-increasing.

Early adopters incluem Renesas e Samsung Foundry. Satoshi Shibatani da Renesas notou que otimização automatizada de fluxo com Cerebrus entregou mais de 10% de melhoria em performance de design. Sangyun Kim da Samsung Foundry reportou mais de 8% redução de potência em blocos críticos e 50% melhoria em timing após apenas alguns dias de uso.

• Reinforcement ML: Explora soluções de fluxo non-obvious, melhorando PPA e produtividade.
• ML model reuse: Aplica aprendizados passados automaticamente a novos projetos, encurtando a curva de aprendizado.
• Produtividade melhorada: Um único engenheiro pode auto-otimizar fluxos full RTL-to-GDS para múltiplos blocos concorrentemente.
• Computação massivamente distribuída: Escala recursos on-premises ou cloud para exploração rápida.
• Interface intuitiva: Cockpit interativo fornece analytics real-time e gerenciamento de runs.

O Cerebrus integra perfeitamente com a suíte digital full-flow mais ampla da Cadence — incluindo síntese Genus, implementação Innovus, timing signoff Tempus, RTL power Joules, IC power integrity Voltus, e verificação Pegasus — oferecendo aos clientes um caminho rápido e previsível para design closure.