Xilinx Lança Zynq RFSoC DFE – Solução Hard IP de Alto Desempenho e Eficiência Energética para Rádios 5G

A Xilinx revelou o Zynq RFSoC Digital Front End (DFE), uma solução hard‑IP dedicada engenheirada para implantações 5G New Radio (NR). Construído sobre a robusta arquitetura Zynq UltraScale+, o novo DFE estende a família RFSoC com blocos de computação de alto desempenho e baixo consumo que lidam com as cargas de trabalho 5G NR e 4G legadas mais exigentes em unidades de rádio (RUs) de próxima geração.

A promessa do 5G de velocidade sem precedentes, latência ultra-baixa e conectividade massiva introduz desafios de design complexos. Enquanto fabricantes de dispositivos móveis têm uma paleta crescente de chipsets 5G, os variados requisitos de desempenho e energia entre casos de uso — de banda larga móvel aprimorada a comunicação ultra-confiável de baixa latência (URLLC) e comunicação massiva de tipo máquina (mMTC) — demandam soluções especializadas e adaptáveis.

O Release 15 do 3GPP estabeleceu a base para 5G NR focado em banda larga móvel aprimorada (eMBB). Release 16 expandiu o espectro para incluir URLLC e mMTC, habilitando aplicações críticas como automação industrial, cirurgia remota e implantações de cidades inteligentes. Futuros releases (17, 18 e além) adicionarão NR‑MIMO, compartilhamento dinâmico de espectro e aprimoramentos específicos de aplicação.

Virtualização de funções de rede e network slicing capacitam operadores a provisionar fatias dedicadas de alto desempenho adaptadas a cada aplicação. No entanto, realizar esta flexibilidade depende de rádios que combinem a mistura certa de desempenho, flexibilidade e eficiência energética.

"À medida que o mercado 5G evolui, soluções RF integradas devem permanecer adaptáveis para atender padrões futuros", disse Liam Madden, Vice-Presidente Executivo e Gerente Geral do Grupo Wired and Wireless da Xilinx. "O Zynq RFSoC DFE entrega o equilíbrio ótimo entre essa adaptabilidade e IP de função fixa."

O Zynq RFSoC DFE embute núcleos hard‑IP que implementam as funções centrais requeridas em caminhos de sinal de RU 5G (Figura 1). Como o núcleo DFE hard‑IP ocupa uma pegada menor que a implementação soft‑IP equivalente no Zynq RFSoC Gen 3 anterior, o novo dispositivo suporta mais núcleos DFE, impulsionando desempenho de computação enquanto corta consumo de energia. A Xilinx estima que o DFE pode alcançar pelo menos 2× o desempenho de processamento DFE por watt comparado a um Zynq RFSoC Gen 3 totalmente utilizado.

clique para imagem em tamanho real

Figura 1. O hard IP DFE do Zynq RFSoC suporta uma ampla gama de capacidades de processamento requeridas para 5G NR bem como rádios 4G legados. (Fonte: Xilinx)

Ao mesmo tempo, desenvolvedores podem personalizar o caminho de sinal bypassando blocos hard‑IP ou inserindo lógica proprietária no fabric (Figura 2).

clique para imagem em tamanho real

Figura 2. A arquitetura funcional do Zynq RFSoC DFE combina hard IP, logic fabric e subsistema de processador. (Fonte: Xilinx)

Documentação de design do Zynq RFSoC DFE e suporte estão disponíveis para clientes de acesso antecipado, com remessas programadas para o primeiro semestre de 2021. Para mais informações, visite a página do produto Xilinx RFSoC DFE. A Xilinx também fornecerá detalhes adicionais durante seu evento virtual 5G em 18–19 de novembro.