Análise de potência orientada por software

O poder tende a custar; altos custos de energia altamente. Esta adaptação um tanto forçada da famosa citação de Lord Acton captura dois aspectos importantes do projeto de semicondutores e do consumo de energia. Observando o consumo médio de energia ao longo do tempo, fica claro que um chip com alto consumo de energia incorrerá em altos custos. Em dispositivos portáteis, mais energia significa baterias maiores e mais caras ou redução da vida útil da bateria. Além disso, mais energia significa embalagem mais avançada e mais cara para dissipar o calor resultante. Esses três fatores também têm custos de efeito cascata em termos de preços de produtos, margens de lucro e probabilidade de sucesso no mercado.

As preocupações com o consumo de energia vão muito além dos dispositivos portáteis que funcionam pelo menos parte do tempo com baterias. Dispositivos alimentados por parede também incorrem em custos extras em termos de embalagem, fontes de alimentação e sistemas de distribuição de energia. Esses mesmos problemas se estendem até os farms de servidores, com seus racks ou servidores de computação, matrizes de armazenamento de dados massivos e switches de rede. Os custos operacionais para farms de servidores são enormes; estudos têm mostrado que as contas de energia excedem o preço do próprio hardware durante a vida útil de cada servidor. As fazendas de servidores podem estar localizadas perto de represas hidrelétricas ou enormes painéis solares na tentativa de atender às suas altas demandas. Alguns locais também devem atender às “leis verdes” que regulam o consumo de energia do servidor.

Na extremidade superior, o consumo excessivo de energia pode exigir sistemas de refrigeração líquida que adicionam uma infraestrutura enorme e custos associados. Por todos esses motivos, reduzir o consumo médio de energia é uma meta em quase todos os projetos de semicondutores, independentemente do mercado final. Ao considerar a potência de pico, a redução pode ser uma necessidade crítica em vez de apenas um objetivo. Alguns chips são projetados de forma que apenas certas partes possam funcionar ao mesmo tempo. Nesses casos, ligar todas as funcionalidades pode exigir mais consumo de corrente do que o dispositivo pode suportar, resultando em colapso térmico e danos permanentes.

Desafios da análise de poder

Dada toda a motivação para limitar o consumo de energia, a indústria desenvolveu uma ampla variedade de técnicas de design de baixo consumo de energia. Eles variam de ajustes de circuito em nível de layout a gerenciamento de energia em nível de sistema, com reconhecimento de aplicativo e baseado em software. Quaisquer que sejam as técnicas usadas, é muito valioso poder avaliar com precisão seu impacto estimando o consumo médio e de pico de energia durante o projeto e a verificação do chip em desenvolvimento. É inaceitável esperar até após a fabricação para descobrir que a potência média é muito alta para um produto viável ou que o consumo de energia de pico destrói o chip. É necessária uma análise de potência pré-silício eficaz, de preferência em vários estágios do projeto.

A abordagem tradicional da indústria de automação de projeto eletrônico para análise de energia depende de simulação. A verificação funcional do chip envolve desenvolver um testbench e, em seguida, escrever ou gerar um conjunto de testes que verificam cada função ou característica do design do chip. É uma questão relativamente simples simular todo o conjunto de testes, ou talvez apenas uma parte representativa, e alimentar os resultados em uma ferramenta de aprovação de energia tradicional. Como a maior parte do consumo de energia ocorre apenas quando os circuitos mudam de estado, o simulador pode fornecer um arquivo de atividade de comutação para uma ferramenta de aprovação de energia. Quando combinada com as características de energia na biblioteca para a tecnologia alvo, a ferramenta pode fornecer uma estimativa bastante precisa para consumo médio e pico de energia.

Essa precisão, no entanto, é inteiramente relativa aos testes executados na simulação. Na prática, qualquer suíte de teste de verificação não é representativa da operação do chip com o software de produção em execução. Os testes projetados para verificação funcional, por intenção, focam em estimular apenas as áreas do projeto necessárias para o recurso pretendido. Os testbenches aleatórios restritos podem gerar mais atividades paralelas, mas ainda são improváveis ​​de modelar o uso no mundo real. Uma análise de energia verdadeiramente precisa pode ser realizada apenas usando a atividade de comutação de cargas de trabalho de software reais, incluindo aplicativos de usuário em execução em um sistema operacional (SO).

Normalmente, leva alguns bilhões de ciclos de clock para inicializar um sistema operacional, iniciar serviços do sistema e executar aplicativos. Isso seria completamente impraticável para executar em simulação. Em contraste, os emuladores executam rotineiramente bilhões de ciclos, desde a inicialização do sistema operacional até vários aplicativos de usuário executados em paralelo. A emulação exercita exatamente o tipo de cargas de trabalho de software reais necessárias para realizar análises de potência de alta precisão. O desafio é que as ferramentas de aprovação de energia são projetadas para lidar com milhares de ciclos, não milhões e certamente não bilhões. Uma nova metodologia é necessária para identificar algumas áreas de alta atividade na execução da emulação e focar no uso apenas dessas janelas para análise de energia (Figura 1).

clique para ampliar a imagem

Figura 1. Análise de energia usando janelas de energia (Fonte:Synopsys)

Mudando para a análise de potência orientada por software

O primeiro requisito para o fluxo mostrado na Figura 1 é que o emulador produza um perfil mostrando quais partes do design estão ativas ao longo do tempo. Este perfil de atividade pode ser visto como um gráfico em um visualizador de forma de onda ou outra ferramenta de depuração de hardware. Como a desconexão de energia não pode ser realizada em bilhões de ciclos, a próxima etapa é os usuários aproveitarem o perfil de atividade para identificar uma ou mais janelas críticas de energia durante as quais a atividade é mais alta e o consumo de energia provavelmente também é mais alto. Se cada uma dessas janelas estiver na casa dos milhões de ciclos, ela pode ser usada para o próximo estágio de análise de poder. Como referência, o emulador deve ser capaz de produzir um perfil de atividade para um bilhão de ciclos de carga de trabalho de software em três horas.