Modelagem de Conversores de Dados para Simulações de Sistema Precisas

Modelagem de Conversores de Dados para Simulações de Sistema Precisas

Engenheiros rotineiramente enfrentam cronogramas de design apertados que deixam pouco tempo para responder perguntas-chave sobre desempenho de conversores de dados. Esta série aborda essas perguntas, começando com uma exploração fundamental de como modelar conversores analógico-digitais (ADC) e digital-analógicos (DAC) para simulações de nível de sistema.

Em trabalho anterior, o autor examinou se a combinação I/Q deve ser realizada digital ou analógicamente, e delineou requisitos para desempenho robusto de enlaces de comunicações. O artigo atual constrói sobre essa fundação explorando como quantificar e modelar os parâmetros críticos de DACs e ADCs em arquiteturas de amostragem direta de RF.

Modulação e Desmodulação Direta de RF

A Figura 1 demonstra duas topologias comuns: conversão direta RF DAC para modulação e conversão direta RF ADC para desmodulação. O DAC e ADC juntos são referidos como conversores de dados.

Figura 1(a). Modulador

Figura 1(b). Desmodulador

Embora o impacto no nível de enlace de não-idealidades de conversores de dados seja bem documentado, os requisitos específicos de qualidade para DACs e ADCs nesta configuração permanecem subexplorados na literatura.

Por Que Simular Conversores de Dados?

Estudos de taxa de erro de bit (BER) exigem resultados estatisticamente significativos, tipicamente requerendo várias centenas a mil eventos de erro. Para um BER alvo de 10^-4, isso se traduz em 5 milhões de bits de dados simulados. Alcançar tal vazão necessita um modelo de conversor conciso, mas abrangente, que capture as características mais influentes sem sobrecarga computacional excessiva.

Este artigo apresenta uma abordagem sistemática para modelagem, dividida em seções centradas em ADC e DAC. Note que conversores sigma-delta são excluídos nesta discussão.

Modelos para Conversores Analógico-Digitais (ADCs)

Referências-chave ([4]–[18]) cobrem análise, modelagem e teste de ADCs de alta velocidade. Em particular, estudos como [13], [14], [16] e [17] introduzem modelos avançados que capturam comportamento não-linear. No entanto, muitos engenheiros ainda buscam uma representação mais simples e intuitiva que permaneça fiel ao desempenho real.

A Figura 2 ilustra o processo de quantização de um ADC bipolar de 5 bits, que tem 32 níveis de saída discretos. A tensão de pico varia de +0.9375 V a –1.0 V, aproximadamente ±1 V. Engenheiros de RF tipicamente trabalham com valores RMS; uma onda senoidal de 1 V pico tem RMS de 0.707 V, que é –3 dB relativo a escala total. Para evitar confusão, introduzimos duas unidades: dB_peakFS para razões pico-para-escala-total, e dB_rmsFS para razões RMS-para-escala-total.

Figura 2.

Seleção de largura de banda é outra consideração crítica. ADCs de áudio tradicionais focam na largura de banda completa de Nyquist, mas amostragem direta de RF requer apenas a porção ocupada pelo sinal mais bandas de guarda. Definimos a "largura de banda interessante" como a região que será processada pelo processador de sinal digital (DSP). A Figura 3 visualiza este conceito.

Figura 3.

Nesta figura, a largura de banda do sinal e a largura de banda interessante podem coincidir em largura, mas diferir em frequência central devido a amostragem passa-banda, onde o clock do ADC (f_S) serve como oscilador local de um mixer. A frequência de Nyquist é f_Nyquist = f_S/2.

Escolhendo um Sinal de Entrada para Desenvolvimento do Modelo

Caracterizar um ADC requer um sinal de teste que exponha seu comportamento dinâmico. Embora uma onda senoidal de tom único seja comum em datasheets, ela oferece largura de banda zero e nenhuma variação de amplitude. Uma entrada de dois tons, mostrada na Figura 4, fornece tanto largura de banda quanto modulação de amplitude, tornando-a uma escolha prática para tanto teste de hardware quanto simulação. Muitos fabricantes também fornecem dados de desempenho para estímulos de dois tons.

Figura 4.

Outras formas de sinal – espectros gaussianos, AM, FM – foram propostas na literatura ([4], [12]). Estas são menos comuns em suítes de teste comerciais, mas podem ser valiosas para aplicações especializadas.

---

No próximo artigo desta série, introduziremos um modelo de ADC baseado no Número Efetivo de Bits (ENOB). Até lá, os leitores podem consultar as abreviações, glossários e referências fornecidas abaixo.

Abreviações Usadas

Glossários

• Munson, Justin; "Understanding High Speed DAC Testing and Evaluation"; Analog Devices Application Note AN-928; 2013
• Arrants, Alex; Brannon, Brad; & Reeder, Rob; "Understanding High Speed ADC Testing and Evaluation"; Analog Devices Application Note AN-835; 2010
• Baker, Bonnie; "A Glossary of Analog-to-Digital Specifications and Performance Characteristics"; Texas Instruments Application Report SBAA147B; 2011
• Malobert, Franco; Data Converters; Springer Publishing; Chapters 2 and 9
• Myderrizi, I; Zeki, A; "Current-Steering Digital-to-Analog Converters: Functional Specifications, Design Basics, and Behavioral Modeling"; IEEE Antennas and Propagation Magazine, vol.52, no.4, 2010

Referências

• [1] Brodsky, Wesley; "Should I and Q Combining and Separation be done Digitally or Analogly?"; WBWC.01; 2014
• [2] Maloberti, Franco; Data Converters; Springer Publishing; 2007
• [3] VanTrees, Harry L; Detection, Estimation, and Modulation Theory, Part III; 1971
• [4] Seokjin Kim; Elkis, R.; Peckerar, M.; "Device Verification Testing of High-Speed ADCs in Satellite Communication Systems"; IEEE Trans. Instrum. Meas.; 2009
• [5] Vedral, J.; Fexa, P.; Svatos, J.; "Using AM and FM signals for ADC testing"; I2MTC 2010
• [6] Kester, Walt; "The Good, the Bad, and the Ugly Aspects of ADC Input Noise—Is No Noise Good Noise?"; Analog Devices Tutorial MT-004; 2008
• [7] Arrants, A.; Brannon, B.; Reeder, R.; "Understanding High Speed ADC Testing and Evaluation"; Analog Devices AN-835; 2010
• [8] Kester, Walt; "Understand SINAD, ENOB, SNR, THD, THD+N, and SFDR"; Analog Devices MT-003; 2008
• [9] Shinagawa, M.; Akazawa, Y.; Wakimoto, S.; "Jitter analysis of high-speed sampling systems"; IEEE J. Solid-State Circuits; 1990
• [10] Hummels, D.M.; Irons, F.H.; Cook, R.; Papantonopoulos, I.; "Characterization of ADCs using a non-iterative procedure"; IEEE Trans. Circuits and Systems; 1994
• [11] de Mateo Garcia, J.C.; Armada, A.G.; "Effects of bandpass sigma-delta modulation on OFDM signals"; IEEE Trans. Consumer Electronics; 1999
• [12] Abuelma'atti, M. T.; "Effect of Nonmonotonicity on the Intermodulation Performance of A/D Converters"; IEEE Trans. Commun.; 1985
• [13] Traverso, P.A.; Mirri, D.; Pasini, G.; Filicori, F.; "A nonlinear dynamic S/H-ADC device model based on a modified Volterra series"; IEEE Trans. Instrum. Meas.; 2003
• [14] Fraz, H.; Bjorsell, N.; Kenney, J.S.; Sperlich, R.; "Prediction of Harmonic Distortion in ADCs using dynamic Integral Non-Linearity model"; BMAS 2009
• [15] Kester, Walt; "ADC Noise Figure—An Often Misunderstood and Misinterpreted Specification"; Analog Devices MT-006; 2014
• [16] Brannon, B.; MacLeod, T.; "How ADIsimADC Models an ADC"; Analog Devices AN-737; 2009
• [17] Dardari, D.; "Joint clip and quantization effects characterization in OFDM receivers"; IEEE Trans. Circuits and Systems I; 2006
• [18] Lavrador, P.M.; de Carvalho, N.B.; Pedro, J.C.; "Evaluation of signal-to-noise and distortion ratio degradation in nonlinear systems"; IEEE Trans. Microwave Theory and Techniques; 2004
• [18A] Gray, R.M.; "Quantization Noise Spectra"; IEEE Trans. Information Theory; 1990
• [19] Wikner, J.J.; Tan, N.; "Modeling of CMOS digital-to-analog converters for telecommunication"; IEEE Trans. Circuits and Systems II; 1999
• [20] Angrisani, L.; D'Arcò, M.; "Modeling Timing Jitter Effects in DACs"; IEEE Trans. Instrum. Meas.; 2009
• [21] D'Apuzzo, M.; D'Arcò, M.; Liccardo, A.; Vadursi, M.; "Modeling DAC Output Waveforms"; IEEE Trans. Instrum. Meas.; 2010
• [22] Myderrizi, I.; Zeki, A.; "Current-Steering DACs: Functional Specifications, Design Basics, and Behavioral Modeling"; IEEE Antennas and Propagation Magazine; 2010
• [23] Lee, S.M.; Taleie, S.M.; Saripalli, G.R.; Seo, D.; "Clock-Phase-Noise-Induced TX Leakage Estimation of a Baseband Wireless Transmitter DAC"; IEEE Trans. Circuits and Systems II; 2012
• [24] Naoues, M.; Morche, D.; Dehos, C.; Barrak, R.; Ghazel, A.; "Novel behavioral DAC modeling technique for WirelessHD system specification"; ICECS 2009
• [25] Bae, K.; Shin, C.; Powers, E.J.; "Performance Analysis of OFDM Systems with Selected Mapping in the Presence of Nonlinearity"; IEEE Trans. Wireless Communications; 2013
• [26] Ling, W.A.; "Shaping Quantization Noise and Clipping Distortion in Direct-Detection Discrete Multitone"; Lightwave Technology; 2014
• [27] Engel, G.; Fague, D.E.; Toledano, A.; "RF digital-to-analog converters enable direct synthesis of communications signals"; IEEE Commun. Mag.; 2012
• [28] Pearson, C.; "High Speed, Digital to Analog Converters Basics"; Texas Instruments SLAA523A; 2012
• [29] Munson, J.; "Understanding High Speed DAC Testing and Evaluation"; Analog Devices AN-928; 2013