Circuitos de Portas CMOS: Projeto, Operação e Comparação com TTL

Até este ponto, nossa análise de circuitos lógicos de transistores limitou-se ao paradigma de projeto TTL, onde transistores bipolares são usados, e a estratégia geral de entradas flutuantes serem equivalentes a "alto" (conectadas a V_cc) — e correspondentemente, a permissão de estágios de saída "coletor aberto" — é mantida. Esta, porém, não é a única forma de construir portas lógicas.

Transistores de Efeito de Campo

Transistores de efeito de campo, particularmente a variedade de porta isolada, podem ser empregados no projeto de portas. Por serem controlados por tensão em vez de corrente, IGFETs permitem circuitos mais simples. Considere o inversor mostrado abaixo, construído com IGFETs de canal P e N:

 

 

O rótulo V_dd na alimentação positiva segue a mesma convenção que V_cc em TTL: denota a tensão constante aplicada ao dreno de um transistor de efeito de campo, referenciada ao terra.

 

Operação da Porta com IGFETs de Modo de Aumento

Entrada Baixa

Conecte o circuito a uma fonte de alimentação e chave de entrada e observe seu comportamento. Note que estes IGFETs são tipo E (modo de aumento) e portanto normalmente desligados.

Eles ligam apenas quando a tensão porta-dreno (ou porta-substrato) tem a polaridade correta.

 

 

O transistor superior é de canal P. Quando seu substrato é mais positivo que a porta (porta negativa relativa ao substrato), o canal melhora e corrente flui entre fonte e dreno. Na ilustração, o transistor superior está ligado, enquanto o transistor inferior de canal N está desligado (tensão porta-substrato zero).

Consequentemente, a saída conecta-se firmemente a V_dd e tem resistência muito alta ao terra, resultando em "alto" lógico (1) quando a entrada é "baixa" (0).

Entrada Alta

Mude a entrada para o estado oposto:

 

 

Agora o transistor inferior de canal N satura, enquanto o superior de canal P permanece desligado. A saída torna-se "baixa" (0). O circuito funciona como inversor (porta NOT).

Semicondutores de Óxido Metálico Complementares (CMOS)

Usar MOSFETs em vez de transistores bipolares simplifica muito o projeto do inversor. A saída nunca flutua — graças à configuração "totem-pole" natural que pode tanto fornecer quanto drenar corrente de carga.

A elegância desta porta decorre do uso complementar de IGFETs de canal P e N. Tais circuitos são classificados como CMOS (Complementary Metal-Oxide-Semiconductor).

Desafios e Soluções em Portas CMOS

Diferente de TTL, portas CMOS são suscetíveis a altas tensões de eletricidade estática e podem ser inadvertidamente impulsionadas a um estado lógico se deixadas flutuantes. Portanto, entradas flutuantes devem sempre ser evitadas.

Problemas de Entrada Flutuante

Considere uma chave de contato único que conecta uma entrada a V_dd ou terra em um estado, mas a deixa flutuante no outro:

 

 

Similarmente, uma saída coletor aberto TTL (que flutua quando alta) pode deixar uma entrada CMOS indefinida:

 

 

Resistores Pull-Up e Pull-Down

Para estabilizar entradas flutuantes, um resistor é conectado a V_dd (pull-up) ou terra (pull-down). Um valor típico é 10 kΩ, embora a resistência exata não seja crítica.

Exemplo pull-up:

 

 

Exemplo pull-down:

 

 

Ao interligar uma saída coletor aberto TTL a uma entrada CMOS, um resistor pull-up é necessário para definir o estado alto:

 

 

Para portas CMOS de múltiplas entradas, cada entrada requer seu próprio resistor pull-up ou pull-down.

 

 

Projetando Portas CMOS de Múltiplas Entradas

Porta CMOS NAND

Abaixo está um esquemático típico de NAND CMOS:

 

 

Transistores Q₁ e Q₃ formam um par série P-/N-canal controlado pela entrada A, enquanto Q₂ e Q₄ formam par similar para entrada B. Os transistores superiores fornecem corrente de V_dd, os inferiores drenam para terra. A saída é alta a menos que ambos os transistores inferiores conduzam simultaneamente, ou seja, apenas quando ambas as entradas são altas.

Ilustrações da Tabela-Verdade

Abaixo estão representações visuais do comportamento da porta NAND para todas as quatro combinações de entrada:

 

 

 

 

 

Porta CMOS AND

Uma porta AND pode ser obtida inserindo um estágio inversor na saída de uma porta NAND:

 

 

Porta CMOS NOR

Similar à NAND, uma porta NOR usa quatro MOSFETs mas os arranja diferentemente: dois transistores de fonte em série e dois de dreno em paralelo. A saída vai alta apenas quando ambas as entradas são baixas.

 

 

Porta CMOS OR

Adicionando um inversor à saída de uma porta NOR, uma função OR é alcançada.

 

 

TTL vs. CMOS: Prós e Contras

Ambos TTL e CMOS podem implementar qualquer função lógica, mas diferem significativamente em aspectos-chave:

• Consumo de Potência: CMOS consome corrente estática virtualmente nula, enquanto TTL consome corrente de bias constante. No entanto, potência CMOS aumenta com frequência de comutação; potência TTL permanece relativamente constante.
• Fan-Out: Entradas CMOS drenam corrente mínima, permitindo que uma única porta acione muitas outras. Fan-out TTL é limitado por entradas controladas por corrente.
• Faixa de Tensão de Alimentação: TTL tipicamente opera em 4,75–5,25 V. CMOS abrange confortavelmente 3–15 V, devido a seus MOSFETs controlados por tensão.
• Velocidade: TTL geralmente supera CMOS porque capacitância de entrada MOSFET introduz constantes de tempo RC maiores, desacelerando tempos de subida/descida.

Aprimorando Velocidade CMOS: Portas Série-B

Para mitigar a resposta mais lenta do CMOS, buffers de saída (dois inversores cascateados) podem ser adicionados, aumentando ganho de tensão e acelerando transições. Embora logicamente redundantes, os estágios adicionais melhoram desempenho amplificando oscilações de sinal.

 

Revisão

• Portas lógicas CMOS usam MOSFETs em vez de transistores bipolares.
• Entradas são sensíveis a eletricidade estática e não devem flutuar.
• Resistores pull-up/pull-down resolvem problemas de entrada flutuante.
• CMOS consome menos potência que TTL, mas potência aumenta com frequência.
• Entradas CMOS drenam muito menos corrente, permitindo fan-out maior.
• CMOS opera em faixa de alimentação mais ampla (3–15 V) versus TTL (4,75–5,25 V).
• CMOS tem frequência máxima menor devido a capacitância de entrada.
• Portas série-B usam saídas bufferizadas para melhorar velocidade.

Planilhas Relacionadas

• Planilha de Transistores de Efeito de Campo com Porta Isolada
• Planilha de Portas Lógicas CMOS