Projetando um Contador Assíncrono Crescente de Quatro Bits com Flip-Flops J-K

Anteriormente examinamos um único flip-flop J-K configurado para contar regressivamente em uma sequência binária de dois bits (11 → 10 → 01 → 00). Para construir um contador que incremente progressivamente, devemos analisar o padrão de contagem progressiva e determinar como interconectar múltiplos flip-flops.

Contadores binários dependem de divisão de frequência por fator de dois. Flip-flops J-K em modo de alternância são ideais para esta tarefa. Ao cascatear vários flip-flops, podemos gerar uma saída binária de quatro bits. O desafio principal é conectar as entradas de clock para que cada flip-flop alterne precisamente quando o bit anterior muda de 1 para 0.

Abaixo está a sequência binária para um contador crescente de quatro bits. Observe que um bit alterna apenas quando o bit menos significativo alterna de alto para baixo.

Pequenas setas apontam para os momentos em que um bit inverte, indicando a transição do bit anterior de 1 para 0.

Usando quatro flip-flops J-K configurados para sempre alternar, podemos conectar cada entrada de clock à saída Q do flip-flop anterior. Com disparo por borda negativa (símbolos de bolha), a borda de descida do sinal Q anterior clocka o próximo flip-flop no instante correto.

Contador "Crescente" de Quatro Bits

As formas de onda resultantes, acionadas por um oscilador periódico, mostram o comportamento esperado de contagem crescente. O primeiro flip-flop (Q₀) alterna a cada borda de subida do clock, enquanto o ciclo de trabalho do clock não precisa ser exatamente 50% — o circuito permanece confiável com qualquer forma de pulso.

Note que usar um flip-flop J-K por bit de saída elimina a necessidade de um sinal de clock simétrico, o que é necessário quando o próprio clock é usado como saída.

Uma segunda abordagem, usando flip-flops disparados por borda positiva, é clockear cada flip-flop com a saída Q′ do estágio anterior. Como Q′ é sempre o complemento de Q, uma transição 1→0 em Q gera uma transição 0→1 em Q′, fornecendo a borda positiva necessária.

Contador "Crescente" de Quatro Bits Alternativo

Ao tratar as saídas Q′ como um segundo conjunto de bits, o contador pode produzir simultaneamente uma sequência de contagem crescente em Q e uma sequência decrescente em Q′.

Contador Crescente e Decrescente Simultâneo

Todos estes projetos de flip-flops em cascata sofrem do efeito ripple. Atrasos de propagação se acumulam à medida que cada flip-flop alterna, fazendo com que o bit mais significativo (MSB) atrase em relação ao bit menos significativo (LSB). Durante uma transição como 0111 → 1000, as saídas propagam através de 0110, 0100, 0000 antes de estabilizar em 1000, gerando contagens falsas transitórias.

Desvantagem do Circuito de Contador Assíncrono: Atraso de Propagação

O ripple se manifesta como uma breve cascata de mudanças de estado, o que pode ser problemático em aplicações sensíveis ao tempo como multiplexadores ou decodificação de endereços de memória.

Circuito de Contador com Sinal de Strobe

Para mitigar o ripple, muitos circuitos usam um sinal strobe ou de habilitação. A habilitação é vinculada ao clock para que o dispositivo downstream só reaja quando as saídas do contador estão estáveis. Para uma habilitação ativa em nível baixo, o dispositivo é desabilitado durante a porção alta do pulso de clock, que coincide com a atividade de alternância.

Garantir que o período alto do clock exceda o atraso máximo de ripple garante que a habilitação será ativada apenas após o contador ter estabilizado completamente.

Desvantagem do Circuito de Contador Assíncrono: Velocidade Limitada

Como os atrasos de propagação se somam, um contador assíncrono não pode operar mais rápido que o estágio mais lento mais todos os atrasos anteriores. Isso limita a frequência máxima de operação e torna contadores síncronos preferíveis para projetos de alta velocidade.

Estas limitações motivam o desenvolvimento de arquiteturas de contadores síncronos (sem ripple), que serão exploradas a seguir.

REVISÃO

• Um contador crescente pode ser construído conectando as entradas de clock de flip-flops J-K disparados por borda positiva às saídas Q′ do estágio anterior, ou usando flip-flops disparados por borda negativa com saídas Q. Em ambos os casos, as entradas J e K são mantidas altas.
• Todos os contadores de flip-flops em cascata exibem efeito ripple, produzindo contagens falsas transitórias; tais contadores são chamados assíncronos ou contadores ripple.
• Strobing habilita circuitos downstream apenas quando as saídas do contador estão estáveis, prevenindo erros causados por ripple.

PLANILHAS RELACIONADAS

• Planilha de Contador Ripple