Registradores de Deslocamento Serial-In, Serial-Out: Fundamentos e Aplicações Práticas

Registradores de deslocamento que recebem dados serialmente e os saem serialmente são uma pedra angular do projeto de lógica digital. Eles atrasam cada bit em um período de clock por estágio, permitindo buffer de dados preciso, comunicação serial e cruzamento de domínios de clock.

Cada estágio armazena um único bit, então um registrador de estágio único mantém um bit. Quando múltiplos estágios são cascateados, o comprimento do registrador cresce — até 64 bits em componentes padrão, ou mais quando múltiplos dispositivos são conectados em série.

Abaixo está um registrador de deslocamento de estágio único acionado por dados que ainda não estão sincronizados ao clock do sistema. A linha de dados (pino D) em um flip-flop tipo D (D-FF) mantém seu valor até a borda do clock, após a qual o valor aparece no pino de saída Q.

 

 

O ponto chave — diferente da próxima figura — é que o dado presente no pino D é transferido para Q precisamente na borda de subida do clock. Como a entrada está estável bem antes e depois da borda, o flip-flop captura o valor correto.

Para flip-flops disparados por borda positiva, a saída segue a entrada imediatamente após a transição do clock, como mostrado pelas setas para cima.

Em registradores de deslocamento multi-estágio, o dado na entrada pode mudar perto da borda do clock. Nestes casos, o flip-flop ainda amostra o valor presente logo antes da borda; qualquer mudança que ocorra na borda é ignorada até o próximo pulso de clock.

 

 

Consequentemente, um D-FF atua como elemento de atraso de um período de clock, desde que os dados estejam devidamente sincronizados ao clock. A forma de onda de saída é uma cópia atrasada da entrada, deslocada em um ciclo de clock.

Para ilustrar a temporização, considere o registrador de deslocamento serial-in, serial-out CD4006B de 18 bits da Texas Instruments. Seu datasheet especifica operação a 5 V CC com os seguintes parâmetros-chave:

• Tempo de setup (t_S) = 100 ns
• Tempo de hold (t_H) = 60 ns
• Atraso de propagação (t_P) = 200–400 ns (típico/máximo)

Estes valores garantem que dados apresentados no pino D estejam estáveis pelo menos 100 ns antes da borda do clock e permaneçam inalterados por 60 ns após. Com clock de 1 MHz (período de 1 µs), as margens de setup e hold são confortavelmente satisfeitas.

Quando cascateados, a saída de cada estágio (Q) alimenta a entrada do próximo (D). Como o atraso de propagação (200 ns) excede o tempo de hold, os dados permanecem válidos durante a transição, garantindo operação confiável.

 

 

O mesmo conceito aplica-se a flip-flops JK, onde Q alimenta J e Q' alimenta K para formar um registrador de deslocamento equivalente.

Um registrador de deslocamento serial-in, serial-out (SISO) tem uma única entrada de dados, uma entrada de clock e uma única saída que aparece no último estágio. As saídas intermediárias tipicamente não são expostas, distinguindo-o de um registrador serial-in, parallel-out (SIPO).

Para um registrador SISO de três estágios, as formas de onda a seguir demonstram como três bits propagam pelos estágios, cada um atrasado em um ciclo de clock.

 

 

Dispositivos Serial-In, Serial-Out da Texas Instruments

Os seguintes componentes da Texas Instruments ilustram os conceitos discutidos acima:

• CD4006B – Registrador de deslocamento SISO de 18 bits
• CD4031B – Registrador de deslocamento SISO de 64 bits
• CD4517B – Dual SISO de 64 bits com taps internos

Estes são dispositivos CMOS série 4000, operando de 3 V a 15 V na alimentação positiva (V_DD), com V_SS aterrado. Frequências máximas típicas de clock são alguns megahertz, dependendo da tensão de alimentação.

 

 

O CD4006B pode ser configurado como registrador de 18 bits cascateando seus estágios internos de 4 e 5 bits. Seu tap interno permite saída de 4 bits para aplicações que requerem registrador de deslocamento mais curto.

 

 

O CD4031B oferece um registrador SISO completo de 64 bits. Inclui duas saídas adicionais — Q₆₄ e Q₆₄' — e uma saída atrasada de meio estágio que defasa em meio ciclo de clock. Uma entrada de controle de modo seleciona entre duas fontes de dados (dados 1 ou dados 2), permitindo recirculação de dados quando desejado.

 

 

Quando o controle de modo está alto, a saída Q₆₄ é roteada de volta à entrada de dados, criando um loop de realimentação de 64 ciclos. Isso pode ser útil para implementar padrões repetitivos ou buffers circulares.

 

 

O CD4517B fornece dois registradores de deslocamento independentes de 64 bits (seções A e B). Cada seção tem seu próprio clock, entrada de dados e write enable (WE). Taps internos nos estágios 16, 32 e 48 permitem reconfiguração flexível para registradores de 16, 32 ou 48 bits.

 

 

Por exemplo, configurar a seção B como registrador de 16 bits envolve ligar WE_B ao ground, fornecer clock em CL_B e ler a saída atrasada de Q_16B. A seção A pode ser usada simultaneamente como registrador completo de 64 bits seguindo o mesmo princípio.

 

PLANILHAS RELACIONADAS

• Planilha de Registradores de Deslocamento