Transistores de Efeito de Campo de Junção (JFET): Projeto, Operação e Variantes Avançadas

O conceito de transistor de efeito de campo remonta às patentes dos EUA de Julius Lilienfeld em 1926 e 1933 (1.900.018). Em 1947, Shockley, Brattain e Bardeen exploraram o dispositivo, mas obstáculos práticos os redirecionaram para o transistor bipolar. A teoria seminal de Shockley apareceu em 1952, mas apenas em 1960 John Atalla fabricou um JFET funcional, marcando um marco no processamento semicondutor.

Um transistor de efeito de campo (FET) é um dispositivo unipolar que conduz corrente usando um único tipo de portador de carga. Uma placa tipo N hospeda elétrons, enquanto uma placa tipo P carrega lacunas.

Operação do FET

No nível do circuito, a tensão de gate governa a resistência do canal entre source e drain. Em um dispositivo de canal N, o canal é uma placa de silício tipo N levemente dopada; as regiões tipo P fortemente dopadas em ambos os lados formam o gate, análogo à base de um BJT. Os terminais source e drain correspondem ao emissor e coletor, respectivamente.

A fabricação de FETs exige ambiente de sala limpa. Mesmo contaminação menor pode comprometer o dispositivo, tornando a fabricação mais desafiadora que para transistores bipolares. Hoje, a maioria dos circuitos integrados emprega FETs metal-óxido-semicondutor (MOS), mas JFETs discretos permanecem em uso.

Seção transversal de transistor de efeito de campo de junção.

Em um JFET de canal N corretamente polarizado, o gate forma uma junção de diodo polarizada reversamente com a placa source-drain. Quando uma tensão é aplicada entre source e drain, o canal tipo N levemente dopado conduz em qualquer direção — nenhum viés de gate é necessário para condução. No entanto, aplicar um viés reverso ao gate expande a região de depleção, aumentando a resistência do canal. A tensão de gate na qual o canal é estrangulado é chamada de tensão de pinch-off (V_P), tipicamente alguns volts.

A Figura 1 ilustra como a região de depleção cresce conforme o viés reverso aumenta: (a) depleção inicial, (b) viés moderado alarga a região de depleção, (c) viés maior estreita o canal, e (d) pinch-off ocorre, aumentando dramaticamente a resistência.

Source e drain são intercambiáveis, permitindo corrente fluir em qualquer direção para baixas tensões de drain (<0,6 V). Para fontes de drain mais altas (dezenas de volts), a região de depleção se estende em direção ao drain, aumentando ligeiramente a resistência do canal. O símbolo esquemático para um FET de canal N é mostrado abaixo, com a seta do gate indicando a junção do tipo diodo.

JFET de canal N: seção transversal (a) e símbolo esquemático (b). A seta aponta na mesma direção de um diodo de junção. A barra não pontiaguda denota material tipo N.

Em um dispositivo de canal P, os papéis se invertem: o canal é tipo P, o gate é fortemente dopado tipo N, e todas as polaridades de tensão invertem relativas à configuração de canal N. A seta esquemática aponta para fora do gate.

JFET de canal P: (a) seção transversal, (b) símbolo esquemático. Aumento do viés positivo do gate eleva a resistência, reduzindo a corrente de drain.

JFETs discretos são fabricados com o gate posicionado na superfície superior do wafer, fortemente dopado P⁺ para fornecer ampla região de depleção, e source/drain fortemente dopados N⁺ para minimizar resistência de contato. O canal N⁻ levemente dopado permite penetração profunda de depleção induzida pelo gate.

Seções transversais de dispositivo JFET: (a) dispositivo discreto, (b) símbolo esquemático, (c) layout de circuito integrado.

FETs de circuito integrado expõem todos os três terminais na superfície do die, permitindo camadas de metalização interconectar múltiplos dispositivos. Para aplicações analógicas de alta frequência, o canal sob o gate é feito muito fino, eliminando a necessidade de regiões de gate em ambos os lados.

Transistor de Indução Estática (SIT)

SITs são dispositivos de canal curto, gate enterrado, projetados para manuseio de potência. Eles apresentam baixa resistência de gate e capacitância gate-source mínima, permitindo comutação rápida. SITs podem entregar centenas de amps, milhares de volts, e atingir frequências até 10 GHz.

FET Metal-Semicondutor (MESFET)

MESFETs se assemelham a JFETs mas usam um contato metálico Schottky como gate em vez de um diodo de junção. O gate Schottky fornece menor capacitância e maior velocidade. MESFETs são dispositivos de modo de depleção (normalmente ligados) e são empregados como amplificadores de potência de micro-ondas até 30 GHz. Podem ser fabricados em silício, arsenieto de gálio, fosfeto de índio, carbeto de silício e diamante.

Principais Conclusões

• JFETs são dispositivos unipolares; condução do canal depende de um único tipo de portador.
• O viés reverso do gate controla a resistência do canal via expansão da região de depleção.
• Source, gate e drain mapeiam diretamente para emissor, base e coletor de BJT.
• Variantes avançadas — SIT e MESFET — estendem princípios do JFET para aplicações de alta potência e alta frequência.

Aprofundamento

• Planilha de Transistores de Efeito de Campo de Junção (JFET)