Transistor de Efeito de Campo de Tunelamento com Porta em T e Dupla Fonte de Alto Desempenho Analógico/RF

Resumo

Neste estudo, introduzimos um transistor de efeito de campo de tunelamento (TFET) de silício com porta em T e dupla fonte (TGTFET) e avaliamos seu desempenho usando simulações TCAD detalhadas. Uma análise comparativa com os TFETs convencionais de porta em L (LTFET) e em U (UTFET) é realizada, destacando as vantagens do design do TGTFET. A porta em T introduz uma sobreposição de porta que aumenta o campo elétrico na junção de tunelamento, enquanto a arquitetura de dupla fonte dobra a área efetiva de tunelamento. Ao incorporar um bolso n⁺, a taxa de tunelamento banda a banda (BTBT) é ainda mais aumentada. Os resultados de simulação demonstram que o TGTFET alcança uma corrente de estado ligado de 81 µA/µm e uma razão liga/desliga de 6,7 × 10¹⁰ a um viés porta-fonte de 1 V. O swing sublimiar médio (SS_avg) sobre 0-0,5 V é 51,5 mV/dec, com swing mínimo (SS_min) de 24,4 mV/dec a 0,1 V. O dispositivo exibe forte resiliência contra abaixamento de barreira induzido por dreno (DIBL). Métricas analógicas/RF chave — transcondutância (gₘ) de 232 µS/µm, condutância de saída (g_ds) de 214 µS/µm, capacitância porta-fonte (C_gs) de 0,7 fF/µm, capacitância porta-dreno (C_gd) de 3,7 fF/µm, frequência de corte (f_T) de 11,9 GHz e produto ganho-largura de banda (GBW) de 2,3 GHz — são todos alcançados a uma tensão dreno-fonte de 0,5 V. Comparado a UTFET e LTFET, o TGTFET oferece características DC e AC superiores, posicionando-o como candidato atraente para aplicações de baixo consumo e analógicas/RF de próxima geração.

Introdução

A contínua escala de transistores de efeito de campo metal-óxido-semicondutor (MOSFETs) historicamente impulsionou melhorias em eficiência energética, velocidade de comutação e densidade de dispositivos. No entanto, a inevitável compensação entre redução da tensão de alimentação e correntes de fuga (I_OFF) leva a aumento do consumo de energia em standby, enquanto efeitos de canal curto (SCEs) degradam a confiabilidade. Para enfrentar esses desafios, pesquisadores focaram na redução do swing sublimiar (SS) e da tensão de operação. Transistores de efeito de campo de tunelamento (TFETs), aproveitando tunelamento banda a banda, podem alcançar SS < 60 mV/dec, permitindo operação sub-0,2 V e I_OFF marcadamente menor.

TFETs são particularmente atraentes para lógica digital de baixo consumo e circuitos analógicos/RF emergentes. Contudo, TFETs P-I-N convencionais sofrem de área de tunelamento limitada, que limita a corrente de estado ligado (I_ON). Inovações estruturais recentes — como portas em L (LTFET) e em U (UTFET) — expandiram a interface de tunelamento, aumentando I_ON enquanto preservam a compacidade. Ainda assim, ganhos de desempenho adicionais e caracterizações analógicas/RF detalhadas permanecem essenciais.

Propomos um TFET de porta em T e dupla fonte (TGTFET) que dobra a área de tunelamento relativa a LTFET e UTFET e introduz sobreposição de porta para aguçar o campo elétrico. Nosso estudo TCAD demonstra que este design entrega I_ON mais alto, SS sub-60 mV/dec e figuras de mérito analógicas/RF superiores.

Métodos

A estrutura do TGTFET é ilustrada na Fig. 1. A porta forma um "T" (região verde), sobrepondo bolsões n⁺ verticais e laterais (amarelos) para amplificar o campo elétrico na interface de tunelamento. Duas regiões de fonte flanqueiam a porta (safira), enquanto um dreno n⁺ reside sob o canal. Esta configuração aumenta a área efetiva de tunelamento e acentua a curvatura de bandas, aumentando assim a taxa de BTBT.

Esquemático do transistor de efeito de campo de tunelamento com porta em T e dupla fonte proposto (TGTFET)

A Figura 2 compara as estruturas do TGTFET, UTFET e LTFET. A sobreposição de porta no TGTFET aumenta a eficiência de tunelamento, e o arranjo de dupla fonte dobra a área de junção relativa aos outros designs.

Comparação de a TGTFET proposto, b UTFET, e c LTFET

Parâmetros-chave de simulação: H_s = 30 nm, H_g = 40 nm, W_g = 6 nm, H_c = 15 nm, T_p = 5 nm, φ = 4,33 eV, T_ox = 2 nm (HfO₂), N_S = 1 × 10²⁰ cm⁻³, N_D = 1 × 10¹⁹ cm⁻³, N_sub = 1 × 10¹⁷ cm⁻³, N_P = 5 × 10¹⁸ cm⁻³. Todos os dispositivos compartilham largura de 1 µm na simulação.

Simulações foram realizadas com Silvaco Atlas usando modelo BTBT não-local, mobilidade Lombardi, estatísticas de Fermi, estreitamento de banda e recombinação Shockley-Read-Hall para capturar a física com precisão.

Resultados e Discussão

Mecanismo do Dispositivo e Características DC com Diferentes Parâmetros

A Figura 3a mostra as curvas de transferência do TGTFET com e sem sobreposição de porta. A sobreposição aumenta I_ON de 7,5 × 10⁻⁵ para 8,1 × 10⁻⁵ A/µm em V_g = V_d = 1 V. A Figura 3b compara TGTFET, UTFET e LTFET sob geometria idêntica. O TGTFET entrega vantagem de duas vezes em I_ON, com SS_min = 24,4 mV/dec em V_g = 0,1 V e SS_avg = 51,5 mV/dec sobre 0-0,5 V. Razões liga/desliga atingem 6,7 × 10¹⁰ (V_g = V_d = 1 V) e 6,5 × 10⁸ (V_g = V_d = 0,5 V).

Características de transferência simuladas de a TGTFET com/sem sobreposição de porta e b TGTFET, UTFET e LTFET

A Figura 4 ilustra a taxa de BTBT para TGTFET com e sem sobreposição de porta de 5 nm. A sobreposição expande a área de tunelamento, traduzindo-se diretamente em I_ON mais alto.

Diagramas de taxa de tunelamento de elétrons BBT simulados de a dispositivo sem sobreposição de porta, b dispositivo com sobreposição de porta de 5 nm, e c taxa de tunelamento de elétrons BBT de dois dispositivos, a 1 nm abaixo da superfície do dispositivo; V_g = V_d = 1 V

A Figura 5 apresenta mapas de campo elétrico 3D. Com sobreposição de 5 nm, dois picos de campo pronunciados aparecem, ausentes no caso sem sobreposição. A estrutura de bandas associada, mostrada na Fig. 5c, revela uma janela de tunelamento maior, explicando a taxa de BTBT e I_ON aumentadas.

Diagrama esquemático 3D de campos elétricos do dispositivo a com sobreposição e b sem sobreposição; diagramas de banda de energia simulados c da fonte para região de bolso (1 nm abaixo da interface do óxido)

A Figura 6 explora a influência do bolso n⁺. O aumento da dopagem do bolso eleva acentuadamente I_OFF (Fig. 6a). Reduzir a espessura do bolso de 7 para 3 nm a uma dopagem fixa de 5 × 10¹⁸ cm⁻³ melhora SS e I_ON (Fig. 6b) sem vazamento sublimiar significativo, indicando que dopagem mais leve do bolso suprime BTBT de estado desligado.

Correntes de dreno simuladas com diferentes a concentrações e b espessuras de bolso n⁺ em V_d = 1 V

A Figura 7 examina altura da porta (H_g) e espessura do canal (H_c). Um aumento modesto em H_g mitiga um "hump" de banda de energia que impede transporte de elétrons (Fig. 7c), melhorando I_ON e SS. Diminuir H_c melhora ligeiramente I_ON (Fig. 7b), mas redução adicional para 5 nm desencadeia vazamento sublimiar severo (Fig. 8), pois a corrente de BTBT de canto domina.

Características de transferência simuladas do TGTFET com a diferentes H_g, b diferentes H_c, e c o "hump" da banda de condução no caminho de corrente

Diagramas simulados de a taxa de tunelamento de elétrons BBT de estado desligado e b densidade de corrente quando H_c = 5 nm

A Figura 9 investiga a tensão dreno-fonte (V_d). Para V_d < 0,6 V, I_ON sobe acentuadamente com V_d devido à resistência de canal reduzida. Acima de 1,8 V, I_ON satura enquanto I_OFF escala porque o BTBT de canto é intensificado. No intervalo intermediário (0,6-1,8 V), o TGTFET demonstra desempenho robusto, estável e forte imunidade a DIBL.

Correntes de dreno simuladas para a V_d ≤ 1 V e b V_d ≥ 1 V

Desempenho Analógico/RF do TGTFET, UTFET e LTFET

A Figura 10 exibe as curvas de transferência e transcondutância (gₘ) dos três dispositivos a V_d = 0,5 V. O TGTFET atinge gₘ de pico de 232 µS/µm — quase o dobro do UTFET (120 µS/µm) e LTFET (110 µS/µm) — graças à arquitetura de dupla fonte e sobreposição de porta.

a Características de transferência e b curvas de transcondutância do TGTFET, UTFET e LTFET a V_d = 0,5 V

A Figura 11 ilustra características de saída, condutância de saída (g_ds) e impedância de saída (R_o). A corrente de saída do TGTFET dobra a do UTFET e LTFET, e seu g_ds atinge pico de 214 µS/µm com R_o = 4,6 kΩ/µm a V_d = 0,45 V. O comportamento não-linear de R_o vs. V_d surge da interação entre excitação térmica através da barreira de dreno e condução limitada por tunelamento, fenômeno previamente relatado na literatura de TFETs.

a Características de saída, b condutância de saída (g_ds), e c curvas de impedância de saída (R_o) do TGTFET, UTFET e LTFET

A análise de capacitância (Fig. 14) mostra que C_gs permanece insignificante comparada a C_gd; assim, a capacitância total de porta (C_gg) é dominada por C_gd. Sob V_d = 0 V, C_gg sobe acentuadamente com V_g devido a acúmulo de elétrons no canal. Com V_d = 0,5 V, C_gd permanece plano até V_g exceder 0,6 V, refletindo captura limitada de elétrons no canal em baixo viés de porta.

Capacitância do TGTFET versus V_g sob a V_d = 0 V e b V_d = 0,5 V. Capacitância do UTFET versus V_g sob c V_d = 0 V e d V_d = 0,5 V. Capacitância do LTFET versus V_g sob e V_d = 0 V e f V_d = 0,5 V

A Figura 15 confirma que C_gd para os três dispositivos diminui com V_d crescente a V_g fixo, enquanto aumenta com V_g a V_d fixo.

Características de C_gd de a TGTFET, b UTFET, e c LTFET versus V_d sob diferentes V_g

Frequência de corte (f_T) e produto ganho-largura de banda (GBW) são calculados via f_T = gₘ/(2πC_gg) e GBW = gₘ/(2π10C_gd). A Figura 16 mostra que o TGTFET atinge f_T = 11,9 GHz e GBW = 2,3 GHz a V_d = 0,5 V — superando UTFET (4,1 GHz, 0,5 GHz) e LTFET (8,7 GHz, 2,1 GHz). A resposta de frequência superior decorre da arquitetura de dupla fonte e C_gg reduzido.

Curvas características de a f_T e b GBW do TGTFET, UTFET e LTFET versus V_g a V_d = 0,5 V

Conclusões

Introduzimos um TGTFET baseado em silício com porta em T e arquitetura de dupla fonte. Esta configuração dobra a área de junção de tunelamento e, via sobreposição de porta, aguça o campo elétrico, resultando em I_ON = 8,1 × 10⁻⁵ A/µm, I_ON/I_OFF = 6,7 × 10¹⁰ e SS_min = 24,4 mV/dec. O dispositivo demonstra forte resiliência a DIBL e mantém desempenho em ampla faixa de V_d. Análise analógica/RF mostra gₘ = 232 µS/µm, g_ds = 214 µS/µm, C_gg ≈ 3,7 fF/µm, f_T = 11,9 GHz e GBW = 2,3 GHz — superando tanto UTFET quanto LTFET. Estes resultados confirmam que o TGTFET é um candidato promissor para futuras aplicações de baixo consumo e alta frequência.

Abreviações

C_gd:

Capacitância porta-dreno

C_gs:

Capacitância porta-fonte

f_T:

Frequência de corte

GBW:

Produto ganho-largura de banda

g_ds:

Condutância de saída

g_m:

Transcondutância

Hc:

Altura da camada de canal

Hg:

Altura do eletrodo de porta

Hs:

Altura da camada de fonte

LTFET:

Transistor de efeito de campo de tunelamento com porta em L

N_D:

Concentração de dopagem de dreno n⁺

N_P:

Concentração de dopagem de bolso n⁺

N_S:

Concentração de dopagem de fonte p⁺

N_sub:

Concentração de dopagem de substrato p⁻

R_o:

Impedância de saída

TGTFET:

Transistor de efeito de campo de tunelamento com porta em T e dupla fonte

Tox:

Espessura do dielétrico de porta HfO₂

Tp:

Espessura de bolso n⁺

UTFET:

Transistor de efeito de campo de tunelamento com porta em U

V_d:

Tensão dreno-fonte

V_g:

Tensão porta-fonte

Wg:

Largura do eletrodo de porta