Silicon Labs:atenuadores de jitter prontos para 5G com referência totalmente integrada

A Silicon Labs expandiu sua família de atenuadores de jitter Si539x com novas opções de dispositivos apresentando uma referência totalmente integrada, aprimorando a confiabilidade e o desempenho do sistema e, ao mesmo tempo, simplificando o layout de PCB em projetos de rede de alta velocidade. Os novos atenuadores de jitter Si539x são desenvolvidos especificamente para atender aos exigentes requisitos de relógio de referência de projetos 100/200/400/600 / 800G, fornecendo mais de 40 por cento de margem para os rigorosos requisitos de jitter de 56G PAM-4 SerDes usados ​​no estado de SoCs, PHYs, FPGAs e ASICs de switch Ethernet de última geração, ao mesmo tempo em que fornece uma solução preparada para o futuro para designs SerDes 112G emergentes.

Os novos atenuadores de jitter Si539x integram um cristal altamente confiável que foi totalmente testado em relação à temperatura e pré-selecionado para quedas de atividade. Os dispositivos Si539x foram totalmente qualificados em uma ampla gama de testes de confiabilidade, incluindo choque, vibração, ciclos de temperatura e envelhecimento do cristal. O cristal estritamente especificado e a construção inovadora do dispositivo reduzem a sensibilidade do cristal às mudanças de temperatura causadas pelos ventiladores do sistema, levando a uma operação mais consistente e confiável.

A construção do dispositivo de referência integrado oferece maior imunidade a emissões acústicas (AE) do que os designs externos baseados em cristal. AE é a radiação de ondas de ruído que ocorre quando uma placa de circuito impresso está sujeita a gradientes de temperatura ou forças mecânicas externas que causam microfissuras ou deformação plástica na montagem do PCB. Ao contrário de um cristal discreto que sofre de maior erro de frequência devido ao AE, a construção do pacote inovador do dispositivo Si539x isola e protege o cristal do ruído AE, garantindo uma operação confiável e uma resposta de frequência consistente ao longo do tempo.

Os clientes que projetam placas de linha ópticas e Ethernet com grande número de portas dão valor à redução do espaço geral da placa. Usando um atenuador de jitter com uma referência integrada, os desenvolvedores podem minimizar a pegada de PCB em mais de 35 por cento. Como um benefício adicional, uma referência integrada elimina a necessidade de área de isolamento sob o cristal, permitindo um roteamento de clock mais denso ao redor do dispositivo e simplificando ainda mais o layout do PCB.

Os dispositivos Si539x geram qualquer combinação de frequências de 100 Hz a 1028 MHz em até 12 saídas de clock diferenciais, eliminando a necessidade de geradores de clock independentes e buffers de clock. Esses benefícios permitem o clock de “clock-tree-on-a-chip” enquanto elimina o jitter aditivo associado a soluções de clock tree discreto.