Silicon Labs Revela Jitter Attenuators Si539x 5G-Ready com Referência Totalmente Integrada

A Silicon Labs expandiu sua família de jitter attenuators Si539x, introduzindo dispositivos que embutem reference crystal totalmente integrado. O resultado é uma reliable, high-performance solution que simplifica PCB layout para next-generation high-speed networking.

Performance para 5G e Além

Projetados para atender exacting reference-clock demands de sistemas 100/200/400/600/800 G, os novos dispositivos Si539x entregam mais de 40% margin sobre stringent jitter specifications de 56 G PAM-4 SerDes encontrados em cutting-edge Ethernet switch SoCs, PHYs, FPGAs e ASICs. Também preparam groundwork para emerging 112 G SerDes technologies.

Crystal Integrado e Imunidade

O integrated crystal é pre-screened para activity dips e passou por rigorous temperature, shock, vibration e aging tests, garantindo consistent operation across wide environmental envelope. Sua tightly specified construction mitiga temperature-induced drift, mesmo em fan-heated systems.

Como o crystal é housed dentro de advanced package, a série Si539x oferece superior immunity a acoustic emissions (AE) — o subtle noise gerado por PCB thermal gradients ou mechanical stress. External crystals são mais suscetíveis a AE-induced frequency error, enquanto o protected design do Si539x mantém steady frequency response over time.

Benefícios de Footprint e Clock-Tree-On-Chip

Para architects building high-port-count optical e Ethernet line cards, a integrated reference encolhe PCB footprint by over 35%. Removendo necessidade de separate crystal keep-out area permite denser clock routing e simpler design process.

Cada dispositivo Si539x pode gerar qualquer frequência entre 100 Hz e 1.028 MHz em até 12 differential clock outputs, eliminando necessidade de separate clock generators ou buffers. Esta abordagem "clock-tree-on-chip" remove additive jitter de discrete clock trees, entregando clean, low-jitter timing throughout the system.