Simplificando o design com a tecnologia FPGA incorporada

A tecnologia eFPGA é muito genérica e funciona como um produto padrão Chip FPGA para trazer reconfigurabilidade lógica para projetos ASIC e SoC.
A hora do FPGA embarcado (eFPGA) finalmente chegou, e isso é evidente pelo seu alcance em chips que atendem a infraestrutura sem fio, inteligência artificial (IA), armazenamento inteligente e até mesmo microcontroladores com custo reduzido. Como um subsistema system on chip (SoC) - assim como uma CPU ou DSP - ele reconfigura dinamicamente a lógica do hardware com tamanhos que variam de 1.000 a 500.000 tabelas de consulta (LUTs).

Para uma posição vantajosa sobre esta tecnologia programável emergente, EDN conversou com Andy Jaros, vice-presidente de vendas de IP, marketing e arquitetura de solução da Flex Logix Technologies. Flex Logix, fundada em 2014 como uma empresa de IP, afirma fornecer tecido FPGA de alta densidade para facilitar a reconfiguração lógica sem exigir que os engenheiros de projeto realizem um trabalho hercúleo.

Começamos a discussão perguntando a Jaros sobre as origens dessa tecnologia. Jaros é um veterano da indústria de semicondutores com uma carreira que vai da Arm e ARC à Motorola e Synopsys.

História:Não tão rápido

A noção de eFPGA tem uma história quadriculada que remonta à década de 1990. As pessoas do setor de semicondutores há muito tempo falam sobre a incorporação de LUTs em ASICs para obter flexibilidade adicional. No entanto, ao contrário dos FPGAs que vinham com cadeias de ferramentas robustas, a escassez de ferramentas era um grande obstáculo na implementação de FPGA IP embutido em chips.

Jaros lembra que há décadas há reivindicações sobre a criação do tecido eFPGA. “Algumas pessoas em antigas empresas de semicondutores dizem que costumavam fazer isso há cerca de 20 a 30 anos, mas a maneira como implementaram FPGA embutido ocupou uma grande área.”

FPGAs tradicionais usam uma interconexão em malha e 80% da área em um FPGA é ocupada pela interconexão. O cofundador da Flex Logic, Cheng Wang, desenvolveu uma interconexão hierárquica que ocupa metade da área em comparação com a interconexão em malha. Isso, por sua vez, oferece benefícios significativos de área e custo. O fornecedor de eFPGA IP também afirma atingir 90% de utilização de sua interconexão; por outro lado, com a interconexão em malha usada em FPGAs discretos, vemos quase 70% de utilização.

Figura 1:Um eFPGA pode ser facilmente otimizado para vários tamanhos de barramento. Fonte:Flex Logix

Presente:os negócios vão bem

A tecnologia eFPGA é muito genérica porque seu suporte abrange desde instâncias muito pequenas até instâncias muito grandes para vários aplicativos. Um eFPGA, que funciona como um chip FPGA de prateleira, pode fornecer arrays de qualquer tamanho em questão de dias.

“Estamos ganhando muita força com as empresas ASIC”, disse Jaros. “A integração da funcionalidade FPGA no ASIC melhora o desempenho e reduz o consumo de energia e o custo no nível do sistema.” Isso permite que os engenheiros de projeto acabem totalmente com o FPGA ou usem um FPGA mais barato, dependendo dos requisitos da aplicação.

Jaros também observou que as empresas de sistema, que tradicionalmente usam FPGAs, estão começando a explorar IPs eFPGA junto com seus parceiros ASIC. Ele permite que as casas do sistema permaneçam nos níveis mais baixos da pilha do meio. Além disso, enquanto os requisitos do mercado estão mudando rapidamente, empresas de sistema como OEMs automotivos e de nível 1 não podem esperar um ano para adicionar novos recursos. “Portanto, alguma configurabilidade RTL faz mais sentido do que há 10 anos.”

Então, existem MCUs de ponta que estão começando a incorporar aceleradores de hardware, seja para processamento de IA de rede neural ou aceleração de código proprietário. Esses cenários normalmente usam 16.000 a 20.000 LUTs. Em seguida, Jaros vê mais interesse de empresas de sinais mistos. “A única coisa que muda no lado digital são as máquinas de estado”, disse Jaros. “Portanto, os designers de sinais mistos estão buscando eFPGAs para adicionar um nível de configurabilidade para a máquina de estado sem ter que investir em um MCU e fluxo completo de ferramentas de software.”

Figura 2:O eFPGA do Flex Logix é baseado em EFLX 4K, um bloco que vem em duas versões:toda lógica ou principalmente lógica com alguns acumuladores múltiplos (MACs). Fonte:Flex Logix

Futuro:Competição com FPGAs discretos

A percepção comum sobre o negócio eFPGA é que ele representará uma ameaça ao segmento FPGA autônomo. No entanto, o que a Intel e a Xilinx estão fazendo é desenvolver produtos complexos. “A Intel e a Xilinx estão se mudando para o espaço maior de FPGAs para dar suporte a data centers em hiperescala e, para isso, estão adicionando subsistemas de CPU de hardware em torno de seus FPGAs”, disse Jaros. “Não vejo o eFPGA impactando a Intel e a Xilinx, pois eles estão vendendo FPGAs grandes e caros com muitas funcionalidades.”

Ele acrescentou que o negócio eFPGA é muito complementar. “Nós conversamos com o pessoal da Xilinx e da Intel, e eles não veem nenhum conflito.” Isso também ocorre porque os requisitos de reconfigurabilidade abrangem uma ampla gama de segmentos da indústria e, como resultado, pode não haver muito conflito com as empresas tradicionais de FPGA.

Figura 3:Os fornecedores de eFPGA IP não veem muito conflito com as empresas tradicionais de FPGA. Fonte:Flex Logix

Outro fator que impulsiona o negócio eFPGA são as empresas que desejam controlar sua cadeia de suprimentos. Eles podem ter seus próprios MCUs ou ASSPs em torno dos quais criaram pilhas de software. Portanto, ao adicionar algum nível de reconfigurabilidade eFPGA, eles podem trocar algoritmos de segurança ou código proprietário.

Os IPs eFPGA estão disponíveis em vários fornecedores e, embora esses IPs sejam relativamente mais integrativos, a densidade do FPGA está começando a fazer sentido para certas aplicações. A outra coisa que mudou o pêndulo em favor dos eFPGAs é a mudança em direção a nós de processo menores. O Flex Logix, embora suporte nós de processo que vão de 180 nm a 5 nm, está atualmente envolvido em projetos de chips até 3 nm.

“Estamos vendo mais disposição para trocar um pouco de área por configurabilidade”, concluiu Jaros. “Portanto, a grande maioria dos chips que serão gravados nos próximos cinco a 10 anos terão algum grau de conteúdo eFPGA.” Os padrões velozes e algoritmos de IA exclusivos suportam essa narrativa e, subsequentemente, a promessa do eFPGA em um futuro próximo.

>> Este artigo foi publicado originalmente em nosso site irmão , EDN.

---

Conteúdos Relacionados:

• O kit Qomu MCU e eFPFA dev se encaixa na porta USB
• QuickLogic tem uma nova ferramenta automática de criação eFPGA
• Ferramentas de código aberto ajudam a simplificar a programação FPGA
• FPGAs visam designs de computação de IA de ponta
• Design integrado com FPGAs:recursos de hardware

Para obter mais informações sobre o Embedded, assine o boletim informativo semanal da Embedded por e-mail.