Travas acionadas por borda:flip-flops

Até agora, estudamos os circuitos latch S-R e D com entradas de habilitação. A trava responde às entradas de dados (S-R ou D) apenas quando a entrada de habilitação é ativada. Em muitas aplicações digitais, no entanto, é desejável limitar a resposta de um circuito de trava a um período de tempo muito curto, em vez de toda a duração em que a entrada de habilitação é ativada.

Um método de habilitar um circuito multivibrador é chamado de disparo por borda , onde as entradas de dados do circuito têm controle apenas durante o tempo em que a entrada de habilitação está em transição de um estado para outro.

Vamos comparar os diagramas de tempo para uma trava D normal com uma que é acionada por borda:











No primeiro diagrama de tempo, as saídas respondem à entrada D sempre que a entrada de habilitação (E) estiver alta, por quanto tempo ela permanecer alta. Quando o sinal de habilitação volta para um estado baixo, o circuito permanece travado.

No segundo diagrama de tempo, notamos uma resposta distintamente diferente na (s) saída (s) do circuito:ela só responde à entrada D durante aquele breve momento em que o sinal de habilitação muda ou transições , de baixo para cima. Isso é conhecido como positivo gatilho de borda.

Existe algo como negativo gatilho de borda também, e produz a seguinte resposta aos mesmos sinais de entrada:







Sempre que habilitamos um circuito multivibrador na borda de transição de um sinal de habilitação de onda quadrada, o chamamos de flip-flop em vez de uma trava .

Conseqüentemente, o circuito S-R disparado por borda é mais apropriadamente conhecido como flip-flop S-R, e um circuito D disparado por borda como flip-flop D. O sinal de ativação é renomeado para ser o relógio sinal. Além disso, nos referimos às entradas de dados (S, R e D, respectivamente) desses flip-flops como síncronos entradas, porque eles têm efeito apenas no momento da transição do pulso de clock (transição), sincronizando assim quaisquer mudanças de saída com aquele pulso de clock, em vez de no capricho das entradas de dados.

Mas, como podemos realmente realizar esse disparo de borda? Para criar uma trava S-R "fechada" a partir de uma trava S-R regular é fácil o suficiente com algumas portas AND, mas como podemos implementar a lógica que só presta atenção à borda ascendente ou descendente de um sinal digital em mudança?

O que precisamos é de um circuito digital que emita um pulso breve sempre que a entrada for ativada por um período arbitrário de tempo, e podemos usar a saída desse circuito para habilitar brevemente a trava. Estamos nos adiantando um pouco aqui, mas na verdade este é um tipo de multivibrador monoestável, que por enquanto vamos chamar de detector de pulso .







A duração de cada pulso de saída é definida por componentes no próprio circuito de pulso. Na lógica ladder, isso pode ser realizado facilmente por meio do uso de um relé de retardo com um tempo de retardo muito curto:







Implementar esta função de temporização com componentes semicondutores é realmente muito fácil, pois explora o atraso de tempo inerente dentro de cada porta lógica (conhecido como atraso de propagação ) O que fazemos é pegar um sinal de entrada e dividi-lo em duas maneiras, em seguida, colocar uma porta ou uma série de portas em um desses caminhos de sinal apenas para atrasá-lo um pouco e, em seguida, fazer com que o sinal original e sua contraparte atrasada entrem em um porta de duas entradas que emite um sinal alto pelo breve momento em que o sinal atrasado ainda não alcançou a mudança de baixo para alto no sinal não atrasado. Um exemplo de circuito para produzir um pulso de clock em uma transição de sinal de entrada de baixo para alto é mostrado aqui:







Este circuito pode ser convertido em um circuito detector de pulso de borda negativa com apenas uma mudança da porta final de AND para NOR:







Agora que sabemos como um detector de pulso pode ser feito, podemos mostrá-lo conectado à entrada de habilitação de uma trava para transformá-lo em um flip-flop. Neste caso, o circuito é um flip-flop S-R:







Somente quando o sinal de clock (C) está passando de baixo para alto é que o circuito responde às entradas S e R. Para qualquer outra condição do sinal do relógio (“x”) o circuito será travado.

Uma versão de lógica ladder do flip-flop S-R é mostrada aqui:







Relé contato CR ₃ no diagrama de escada toma o lugar do antigo contato E no circuito de trava S-R e é fechado apenas durante o curto período em que C está fechado e o contato temporizado TR ₁ está fechado. Em ambos os casos (portão ou circuito em escada), vemos que as entradas S e R não têm efeito, a menos que C esteja em transição de um estado baixo (0) para um estado alto (1). Caso contrário, as saídas do flip-flop travam em seus estados anteriores.

É importante observar que o estado inválido para o flip-flop S-R é mantido apenas pelo curto período de tempo em que o circuito detector de pulso permite que a trava seja habilitada. Depois de decorrido esse breve período de tempo, as saídas serão travadas no estado de conjunto ou de reinicialização. Mais uma vez, o problema de uma condição de corrida se manifesta. Sem sinal de habilitação, um estado de saída inválido não pode ser mantido. No entanto, os estados “travados” válidos do multivibrador - configurados e redefinidos - são mutuamente exclusivos um ao outro. Portanto, os dois portões do circuito multivibrador irão "competir" entre si pela supremacia, e aquele que atingir um estado de alto rendimento primeiro "vencerá".

Os símbolos de bloco para flip-flops são ligeiramente diferentes daqueles de suas respectivas contrapartes de trava:







O símbolo do triângulo próximo às entradas do relógio nos diz que esses são dispositivos acionados por borda e, conseqüentemente, que são flip-flops em vez de latches. Os símbolos acima são acionados por transição positiva:ou seja, eles “criam clock” na transição positiva (transição de baixo para alto) do sinal de clock. Dispositivos acionados por borda negativa são simbolizados por uma bolha na linha de entrada do relógio:







Ambos os flip-flops acima irão “cronometrar” na borda descendente (transição de alto para baixo) do sinal de clock.



REVER:

• Um flip-flop é um circuito de trava com um circuito "detector de pulso" conectado à entrada de habilitação (E), de modo que seja habilitado apenas por um breve momento na borda de subida ou descida de um pulso de clock.
• Circuitos detectores de pulso podem ser feitos de relés de retardo de tempo para aplicações de lógica ladder ou de portas semicondutoras (explorando o fenômeno de retardo de propagação ).

PLANILHAS RELACIONADAS:

• Planilha de flip-flops