Latches Disparados por Borda: De Latches SR/D a Flip-Flops

Em seções anteriores examinamos latches S-R e D que respondem a entradas de dados apenas quando um sinal enable (E) está ativo. Para muitos projetos digitais, é vantajoso confinar a responsividade do latch a um intervalo muito breve em vez de toda a duração em que a linha enable permanece alta.

Disparo por borda (edge triggering) alcança isso permitindo que as entradas de dados influenciem o latch apenas durante o instante em que o sinal enable transiciona de um nível para outro. Esta janela breve é gerada por um detector de pulso que produz um pulso curto sempre que a linha enable muda de estado.

Abaixo comparamos diagramas de tempo para um latch D convencional e um latch D disparado por borda:

 

 

 

No primeiro diagrama, a saída segue a entrada D enquanto o sinal enable (E) permanece alto. Uma vez que E retorna baixo, o circuito mantém seu último estado. No segundo diagrama, a saída muda apenas durante o breve instante em que E transiciona de baixo para alto – isto é disparo por borda positiva (positive edge triggering).

Disparo por borda negativa comporta-se similarmente mas reage à borda descendente (transição alto-para-baixo) do sinal enable:

 

 

Quando um latch é acionado por um detector de pulso na borda de um sinal de clock, nos referimos a ele como flip-flop em vez de latch. Consequentemente, um latch SR disparado por borda torna-se um flip-flop SR, e um latch D disparado por borda torna-se um flip-flop D. A entrada enable é renomeada clock (C), e as entradas de dados (S, R ou D) são chamadas síncronas porque afetam a saída apenas no instante da borda do clock.

Como podemos implementar tal disparo por borda? Converter um latch SR regular em um latch comportado é direto com algumas portas AND, mas gerar um pulso que marque apenas a borda subida ou descida de um sinal digital requer um detector de pulso dedicado. Este detector é efetivamente um multivibrador monostável que produz um pulso curto sempre que a entrada alterna.

 

 

A largura do pulso é determinada pelos componentes dentro do detector. Em lógica de escada, um relé de atraso temporal com atraso muito curto realiza isso:

 

 

Em lógica de semicondutor, exploramos o atraso de propagação inerente às portas lógicas. O sinal de entrada é dividido; um caminho passa por uma porta ou série de portas para atrasá-lo ligeiramente. O sinal original e o atrasado então alimentam uma porta de duas entradas que produz saída alta apenas enquanto o sinal atrasado fica atrás da borda de subida do original. Um circuito de exemplo que gera um pulso em transição baixo-para-alto é mostrado abaixo:

 

 

Para detectar borda descendente, simplesmente substitua a porta AND final por uma porta NOR:

 

 

Com um detector de pulso no lugar, podemos converter um latch em flip-flop. Por exemplo, um flip-flop SR é obtido comportando a linha enable do latch SR com o detector de pulso:

 

 

O circuito é responsivo a S e R apenas quando o clock (C) transiciona de baixo para alto; caso contrário, permanece travado. Uma representação em lógica de escada do mesmo flip-flop SR é:

 

 

No diagrama de escada, o contato CR3 substitui o contato enable original e fecha apenas durante a breve janela quando tanto C quanto o contato de atraso temporal TR1 estão fechados. Seja implementado com portas ou relés, as entradas S e R não têm efeito a menos que C esteja transicionando de 0 para 1.

É importante notar que o estado inválido do flip-flop SR existe apenas pelo curto período durante o qual o detector de pulso permite que o latch seja habilitado. Após essa janela fechar, as saídas travam em estado set ou reset. Esta breve condição de corrida – cada porta do latch competindo para asserir sua saída primeiro – garante que o flip-flop se estabeleça em um estado válido, mutuamente exclusivo.

Os símbolos de bloco para flip-flops diferem ligeiramente dos latches. O triângulo próximo à entrada de clock indica dispositivo disparado por borda. Flip-flops de borda positiva são mostrados com triângulo simples, enquanto dispositivos de borda negativa têm uma bolha na linha de clock:

 

 

 

Ambos os diagramas ilustram flip-flops que clockam na borda descendente (transição alto-para-baixo) do sinal de clock.

 

REVISÃO

• Um flip-flop é um latch equipado com detector de pulso que permite responder apenas a uma breve borda subida ou descida do clock.
• Detectores de pulso podem ser implementados com relés de atraso temporal em lógica de escada ou com portas de semicondutor que usam atraso de propagação.

 

PLANILHAS RELACIONADAS

• Planilha de Flip-Flops