Garantindo Determinismo de Fase na Inicialização com Sintetizadores PLL e Calibração em Nível de Sistema

Na primeira parte desta série, examinamos como garantir uma fase conhecida e determinística para cada canal em subsistemas RF complexos que integram múltiplos blocos DSP, DACs e ADCs de banda larga. Esta segunda instalação foca em ajustes de fase de sintetizadores PLL, escalabilidade para arrays maiores e um algoritmo compacto de calibração em nível de sistema que funciona sem equipamento externo.

Ajustes de Fase de Sintetizador PLL

Selecionamos ICs PLL que fornecem ajuste de fase fino por digitizador. Deriva induzida por temperatura na relação de fase do PLL com o SYSREF é contrabalanceada por um loop de feedback que força o primeiro canal de transmissão de cada digitizador a travar no primeiro canal do IC de referência. O primeiro canal de transmissão emite um sinal único (Figura 1) que, junto com os outros três canais, é roteado para um receptor comum (Rx0). Recepção simultânea de todos os canais habilita cross-correlation para extrair offsets de fase complexos, Φ_TxOffset.

Cada PLL contém um oscilador controlado por tensão (VCO) operando em f_{VCO_PLL}. Os offsets medidos relacionam-se ao ajuste de PLL requerido, Φ_{PLL_Adj}, e à frequência de portadora f_carrier pela expressão mostrada na Equação 1.

Figura 1. Ajuste de fase de sintetizador PLL alinha o primeiro canal de transmissão de cada IC digitizador.

Aplicando Φ_{PLL_Adj} estabelece uma baseline de transmissão comum em todos os ICs digitizadores para cada ciclo de energia (Figura 2). Círculos abertos denotam o primeiro ciclo; pontos sólidos representam ciclos subsequentes, demonstrando que os offsets de fase de transmissão calibrados para o primeiro e segundo canalizadores permanecem alinhados apesar de gradientes térmicos variados.

Figura 2. Ajustando a fase do PLL alinha o primeiro canal de transmissão de todos os ICs digitizadores.

A Figura 3 mostra que variações de temperatura através da plataforma — induzidas por diferentes fluxos de ar de ventoinhas — são efetivamente compensadas. O agrupamento apertado de pontos de cores idênticas nos gráficos superiores confirma offsets de fase de recepção e transmissão determinísticos após ajuste de PLL, independentemente do gradiente térmico. Os valores de registrador consultados no canto inferior direito confirmam que a relação de fase SYSREF–LEMC é neutralizada.

Figura 3. MCS combinado com ajuste de fase PLL rende determinismo de fase na inicialização em todos os canais, mesmo sob estresse térmico.

Múltiplas frequências RF foram testadas para confirmar a robustez da abordagem MCS e PLL. A Figura 4 lista as frequências usadas, escolhidas para cobrir tanto múltiplos inteiros quanto não-inteiros do clock de referência e LEMC.

Figura 4. Frequências RF demonstrando desempenho MCS em diversas fontes de clock.

Escalabilidade para Múltiplos Subarrays

Enquanto os dados apresentados focam em desempenho de nível de subarray, os mesmos princípios se estendem a arrays completos. Uma árvore de clock de nível de array distribui requisições SYSREF e clocks de processamento de banda base (BBP) a cada subarray em um único ciclo de clock de amostragem. Cada subarray então gera os SYSREFs e clocks BBP requeridos para seus digitizadores, garantindo sincronização global em todo o sistema.

Algoritmo de Calibração em Nível de Sistema

Embora MCS forneça fase determinística por canal, variações de comprimento de traço no front-end RF ainda podem introduzir offsets inter-canal. Para resolver isso, implementamos uma rotina de calibração auto-contida que usa uma forma de onda de banda base injetada em cada canalizador.

A forma de onda consiste em um pulso de período único por canalizador de transmissão (Figura 5). Pulsos são escalonados para que apenas um pulso seja emitido por vez, e o sinal combinado é roteado de volta a todos os canais de recepção. Uma captura simultânea resulta em uma matriz de amostras 4096 × 16, uma para cada um dos 16 canais de recepção.

Figura 5. Calibração em nível de sistema alinha todos os canais de recepção e transmissão usando MCS e sequência de pulso de banda base.

Análise vertical identifica o pulso de Tx0 na coluna Rx0; pulsos subsequentes são localizados de acordo. A fase complexa da borda de subida de cada pulso é calculada e armazenada em um vetor 1 × 16. Com Tx0 como referência, todas as fases NCO de transmissão são ajustadas para corresponder.

Análise horizontal através da matriz determina as fases dos canais de recepção relativas a Rx0. O vetor 1 × 16 resultante é usado para atualizar os NCOs de recepção, alcançando alinhamento de fase através do subarray (Figura 6). Embora alinhamento de amplitude não seja inerente, os filtros FIR on-chip podem corrigir quaisquer mismatches de amplitude sem recursos excessivos de FPGA.

Figura 6. Alinhamento de fase I/Q de recepção de 16 canais alcançado via MCS e calibração em nível de sistema.

Implementado em MATLAB®, esta rotina completa em aproximadamente três segundos. Uma implementação HDL reduziria o tempo ainda mais enquanto permanece auto-contida. Se frequência e amplitude do sistema são conhecidas no boot, offsets de fase podem ser carregados de uma lookup table criada durante calibração de fábrica, eliminando a necessidade de medições repetidas.

Conclusão

O artigo demonstra um fluxo de trabalho MCS completo usando quatro ICs Analog Devices AD9081 MxFET®, compensação térmica com PLLs ADF4371 e IC de clock HMC7043 para distribuição JESD204C. MCS simplifica calibração no boot e entrega fase determinística em múltiplas frequências e condições térmicas. O algoritmo de calibração acompanhante popula lookup tables, reduzindo dramaticamente tempo de inicialização do sistema. Esta solução — conhecida como plataforma Quad‑MxFE — é ideal para radares phased-array, guerra eletrônica, instrumentação e estações-base 5G.

Figura 7. A plataforma Quad‑MxFE está disponível para compra na Analog Devices.

Referências

• Del Jones. "JESD204C Primer: What's New and In It for You—Part 1." Analog Dialogue, Vol. 53, No. 2, Junho 2019.
• Del Jones. "JESD204C Primer: What's New and In It for You—Part 2." Analog Dialogue, Vol. 53, No. 3, Julho 2019.