RISC-V International e CHIPS Alliance colaboram na OmniXtend

A RISC-V International e a CHIPS Alliance anunciaram uma colaboração conjunta para atualizar a especificação e o protocolo OmniXtend Cache Coherency, junto com a construção de ferramentas de desenvolvedor para OmniXtend.

Como parte da colaboração, a RISC-V International e a CHIPS Alliance formaram um novo grupo de trabalho OmniXtend que se concentrará na criação de um padrão de memória unificada e coerente com o cache para arquiteturas de computação multicore. OmniXtend é um protocolo de rede totalmente aberto para troca de mensagens de coerência diretamente com caches de processador, controladores de memória e vários aceleradores, fornecendo uma maneira eficiente de anexar novos aceleradores, dispositivos de armazenamento e memória a sistemas RISC-V no chip (SoCs). Ele pode ser usado para criar sistemas RISC-V com vários soquetes.

O grupo atualizará a especificação e protocolo OmniXtend, construirá modelos de simulação arquitetônica e uma implementação de nível de transferência de registro de referência (RTL), bem como criará uma bancada de verificação. Essas ferramentas para um barramento de coerência de memória unificado aberto e padrão aproveitando o OmniXtend tornará mais fácil para os designers aproveitarem as vantagens do OmniXtend para aplicativos centrados em dados.

“Como a RISC-V International desenvolve especificações independentes de implementação e componentes de ecossistema, é uma prioridade importante para nós garantir que tudo o que desenvolvermos funcionará com padrões emergentes e estabelecidos. O grupo de trabalho conjunto irá interagir com vários grupos RISC-V para revisar o protocolo OmniXtend com ênfase no gerenciamento de cache e prestando muita atenção à ativação de coerência para membros RISC-V ”, disse Mark Himelstein, CTO da RISC-V International. “Como resultado desse esforço conjunto, a comunidade RISC-V terá as ferramentas necessárias para alavancar um padrão de memória aberto, coerente e unificado para todos os tipos de aplicativos centrados em dados.”

“O grupo de trabalho OmniXtend recém-formado estabelecerá o padrão para arquiteturas de computação heterogêneas abertas e coerentes. Planejamos permitir uma mistura de blocos de IP de hardware, dando aos desenvolvedores mais flexibilidade de design para que possam escolher o que funciona melhor para suas necessidades específicas de aplicação ”, disse Rob Mains, gerente geral da CHIPS Alliance. “Nós encorajamos a comunidade RISC-V a se envolver nesta importante iniciativa que abrirá novas possibilidades de design com OmniXtend.”

Processo rápido de extensão da arquitetura

No mês passado, a RISC-V International tornou mais fácil padronizar pequenas propostas de extensão de arquitetura, com um processo rápido. Esse processo acelerado é um meio de criar uma extensão de arquitetura relativamente pequena sem criar um grupo de tarefas. A extensão proposta deve ser de natureza direta e valiosa para uma parte significativa da comunidade RISC-V. Deve abordar uma necessidade ou questão específica e clara, ajustar-se perfeitamente à arquitetura existente e às extensões de rascunho sólido atuais e não estar sujeito a contendas.

O “Fast Track Architecture Extension Process” (Fast Track) define o processo para desenvolver e padronizar extensões de arquitetura que atendam a critérios específicos, enquanto fornece controle de qualidade razoável sob a supervisão e aprovação do comitê permanente RISC-V relevante. Assim que uma extensão for enviada para consideração, ela passará por uma revisão interna antes de entrar em um processo de revisão pública de 45 dias.

Himelstein comentou:““ O sistema Fast Track nos permite atender mais rapidamente às necessidades da comunidade RISC-V, pois a diversidade de soluções e aplicativos RISC-V continua a crescer exponencialmente ”.

A extensão ZiHintPause, que permite aos engenheiros reduzir o consumo de energia de seus projetos, é a primeira a ser homologada neste novo processo. A extensão também ajuda a melhorar o desempenho dos loops de espera de rotação e permite que os núcleos multithread abram mão temporariamente dos recursos da extensão. A extensão ZiHintPause adiciona uma única instrução PAUSE (codificada como uma instrução HINT) ao ISA. Himelstein disse:““ A ratificação de ZiHintPause demonstra como este processo simplificado acelera significativamente a revisão de extensões importantes, ao mesmo tempo que mantém o princípio de abertura da RISC-V com um período de revisão pública. ”

“Esta é uma extensão importante para o ISA RISC-V, por isso estamos felizes em ver que ZiHintPause foi capaz de ser ratificado rapidamente e agora está disponível para uso de toda a comunidade RISC-V”, disse Greg Favor, cofundador e CTO, Ventana Micro Systems. “A Fast Track mantém as verificações e equilíbrios necessários para garantir que as extensões sejam projetadas de maneira adequada e cumpram a abordagem arquitetônica da RISC-V, enquanto prepara o caminho para a RISC-V International expandir rapidamente seu conjunto de extensões padronizadas.”

---

Conteúdo Relacionado :

• Desvendando o mistério das extensões personalizadas no design RISC-V SoC
• Telink SoC usa extensão P RISC-V para AI / ML em dispositivos periféricos
• Construções de GPU de código aberto em RISC-V
• O núcleo Micro Magic RISC-V oferece 110.000 CoreMarks / Watt
• Cimeira RISC-V:destaques da agenda
• Imperas estende o simulador de referência RISC-V para análise de verificação orientada por cobertura

Para obter mais informações sobre o Embedded, assine o boletim informativo semanal da Embedded por e-mail.