Dupla Funcionalidade de Dispositivos V/SiOx/AlOy/p++Si: Seletor e Comutação de Memória Controlados por Corrente de Compliance

Resumo

Este estudo demonstra que uma única célula de memória resistiva V/SiOₓ/AlOᵧ/p⁺⁺Si pode operar como seletor ou elemento de memória simplesmente ajustando o limite de corrente de compliance (CCL). Quando um CCL baixo de 1 µA é aplicado durante etapa de formação positiva, o dispositivo exibe comutação de limiar unidirecional, atribuível a transição metal-isolador (MIT) na camada VOₓ formada no eletrodo de vanádio. Um CCL mais alto de 30 µA, porém, induz comutação resistiva bipolar governada pela formação e ruptura de filamento condutivo na camada SiOₓ. Camada de AlOᵧ de 1,5 nm com alta condutividade térmica reduz corrente off em ambos modos, e medidas dependentes de temperatura revelam barreira de alta energia (0,463 eV) no estado de baixa resistência (LRS), aumentando não-linearidade em CCLs mais baixos. A coexistência dessas duas funções fornece flexibilidade para projetar arrays de ponto cruzado que combinam capacidades de seletor e memória.

Introdução

Memória de acesso aleatório resistiva (RRAM) é candidata líder para memória não volátil de próxima geração devido à sua comutação ultrarrápida, baixo consumo, armazenamento multinível, alta escalabilidade e compatibilidade com empilhamento 3-D. RRAM pode preencher lacuna de desempenho entre DRAM e SSD, servindo como memória de classe de armazenamento (SCM). No entanto, desafio crítico permanece: caminhos de corrente parasita em arrays densos de ponto cruzado. Dispositivos seletores com características corrente-tensão (I-V) não lineares são essenciais para suprimir essas correntes parasitas. Vários conceitos de seletor — comutação resistiva complementar, barreiras de tunelamento, comutação de limiar baseada em Ag, seletores tipo diodo, comutação de limiar ovônica e transições metal-isolador — foram explorados. VOₓ é material MIT prototípico, enquanto SiO₂ é amplamente usado como camada de passivação. SiOₓ rico em Si (x < 2) oferece compatibilidade CMOS e pode servir como camada de mudança de resistência em RRAM, permitindo comutação filamentar ou mecanismos de mudança de valência. O presente trabalho introduz célula V/SiOₓ/AlOᵧ/p⁺⁺Si que exibe tanto comportamento de seletor quanto de memória dependendo exclusivamente do CCL aplicado, aproveitando eletrodo inferior de silício para resistência série aprimorada e controle de filamento.

Métodos

A pilha do dispositivo foi fabricada em substrato de Si. Primeiro, íons BF₂ implantados a 40 keV e dose de 5 × 10¹⁵ cm⁻² para dopar pesadamente eletrodo inferior (BE) de Si, seguido por recozimento a 1050 °C por 10 min para reparar dano de rede, resultando em resistência de folha de 30,4 Ω/□. Camada de AlOᵧ de 1,5 nm depositada por deposição de camada atômica (ALD) usando H₂O e trimetilalumínio. Camada de SiOₓ de 5,5 nm formada por deposição química de vapor aprimorada por plasma (PECVD) a 300 °C usando 5% SiH₄/N₂ (160 sccm), N₂O (1300 sccm) e N₂ (240 sccm). Eletrodo superior (TE) de vanádio (V) de 50 nm de diâmetro 100 µm depositado por sputtering (Ar, 30 sccm) e recoberto com camada de Al de 50 nm para prevenir oxidação. Medidas elétricas realizadas com analisador de parâmetros semicondutores Keithley 4200-SCS e módulo ultra-rápido I-V 4225-PMU à temperatura ambiente.

Resultados e Discussão

Imagem TEM transversal (Fig. 1b) confirma camadas amorfas de V, SiOₓ e AlOᵧ sobre BE de Si monocristalino, com espessuras de 5,5 nm e 1,5 nm, respectivamente. Análise XPS mostra estequiometria SiOₓ x = 0,88 e AlOᵧ y = 1,33, indicando SiOₓ levemente deficiente em oxigênio propício à comutação resistiva. Comutação de limiar unidirecional (Fig. 2a) aparece após etapa de formação positiva sob CCL de 1 µA. Dispositivo exibe ligação abrupta em tensão de limiar Vth entre 1,08 e 1,82 V e retorna ao estado off em tensão de manutenção Vhold entre 0,12 e 0,54 V por 100 ciclos. Dependência de temperatura mostra comportamento de limiar até 55 °C, mas desaparece a 85 °C, confirmando MIT de VOₓ como mecanismo de comutação. Medidas transitórias (Fig. 2d) revelam corrente alta durante pulso de escrita que decai imediatamente após remoção do pulso, característico de operação seletora. Alta permissividade e condutividade térmica da camada AlOᵧ suprimem significativamente corrente off (<100 pA a 1 V) comparado a seletores VOₓ. Comutação resistiva bipolar (Fig. 3a) emerge quando mesmo dispositivo formado com CCL de 30 µA. Dispositivo comuta de HRS para LRS mediante pulso de reset positivo e retorna a HRS após pulso de set negativo. Condutância normalizada (G_N) permanece próxima a 1 em bias zero através de temperaturas, descartando condução Schottky, Fowler-Nordheim e limitada por carga espacial. Em vez disso, LRS exibe comportamento semicondutor, implicando que filamento reside em SiOₓ e não na camada VOₓ. Análise do gráfico ln(I) versus 1000/T rende energia de ativação de 0,463 eV, e distância de salto de 5,17 nm, suportando modelo de condução por salto para filamento. Contribuição de emissão Poole-Frenkel também observada (ver Suplementar). Alta barreira de energia e filamento fino em CCLs baixos aumentam não-linearidade e reduzem correntes parasitas. Figuras 4a–d ilustram como variar CCL (5 µA, 30 µA, 1 mA) modula curva I-V do LRS e não-linearidade. CCLs mais baixos suprimem corrente em bias baixo, aumentando razão de não-linearidade (I(V_READ)/I(½V_READ)). Essa não-linearidade intrínseca surge das propriedades de volume do SiOₓ e barreira AlOᵧ. Usando modelo de circuito equivalente, margem de leitura (ΔV) para array de ponto cruzado escala com contagem de word-line; a 10% margem de leitura, arrays de 10 × 10 (CCL 5 µA) e 5 × 5 (CCL 1 mA) são viáveis. Embora tensão de leitura mais alta (1 V) produza maior não-linearidade que 0,5 V, também aumenta potência estática.

Conclusões

A célula V/SiOₓ/AlOᵧ/p⁺⁺Si demonstra dupla funcionalidade: seletor de baixo CCL (≤1 µA) impulsionado por MIT de VOₓ e célula de memória de alto CCL (≥5 µA) governada por formação de filamento em SiOₓ. Camada AlOᵧ de 1,5 nm fornece alta seletividade (10⁴) e baixa corrente off. CCLs mais baixos aumentam não-linearidade, permitindo arrays de ponto cruzado maiores com correntes parasitas reduzidas.

Abreviações

ALD

Deposição de camada atômica

BE

Eletrodo inferior

CCL

Limite de corrente de compliance

CRS

Comutação resistiva complementar

DRAM

Memória de acesso aleatório dinâmica

HRS

Estado de alta resistência

I–V

Corrente-tensão

LRS

Estado de baixa resistência

MIT

Transição metal-isolador

OTS

Comutação de limiar ovônica

PECVD

Deposição química de vapor aprimorada por plasma

P-F

Poole-Frenkel

RRAM

Memória de acesso aleatório resistiva

SCLC

Corrente limitada por carga espacial

SCM

Memória de classe de armazenamento

SPA

Analisador de parâmetros semicondutores

SSD

Unidade de estado sólido

TE

Eletrodo superior

TEM

Microscopia eletrônica de transmissão

V

Vanádio