Otimizando INL com pouca luz em sensores de imagem CMOS:análise e simulação

Com o aumento da demanda por sensores de imagem de maior resolução, o tamanho dos pixels foi reduzido para caber um número maior de pixels no mesmo tamanho de sensor. Para ler na mesma taxa de quadros, várias linhas devem ser lidas simultaneamente. Isso requer vários conversores analógicos para dados (ADCs) por densidade de pixel. Como resultado, o pitch do ADC foi reduzido ainda mais, exigindo um layout mais compacto. A probabilidade de acoplamento parasita aumenta, o que se manifesta como diafonia elétrica. Na arquitetura ADC de inclinação única, os ADCs têm algumas redes comuns compartilhadas, incluindo suprimentos, aterramentos, polarizações e rampa. Um número maior de ADCs convertendo ao mesmo tempo pode causar retrocesso nessas redes compartilhadas. Isso pode levar a não-idealidades, uma das quais é a não-linearidade.
Figura 1. Arquitetura de leitura paralela de colunas. (Imagem:Forza Silício)
Além das fontes tradicionais de não linearidade, os efeitos no nível do array tornam-se mais visíveis devido ao tamanho maior e mais denso do array dos ADCs. Isso pode causar quedas no gráfico de linearidade que são tediosas para corrigir e requerem múltiplas curvas de correção. Tradicionalmente, colunas opticamente pretas são usadas para correção de ruído de linha e cancelamento de deslocamento. Como todos possuem níveis de sinal semelhantes, eles convertem ao mesmo tempo e introduzem perturbações nas redes compartilhadas. Isto pode criar não linearidade nas regiões mais escuras de uma imagem, que são mais aparentes ao olho humano. Além disso, o número de conversões ADC no escuro pode mudar dependendo da cena. Como resultado, a magnitude da perturbação varia e torna mais difícil a sua correção. Portanto, é melhor eliminar o problema na origem.

ADC de inclinação única e linearidade

Figura 2. Um típico ADC de inclinação única. O barramento de coluna de pixels é lido usando a operação CDS. (Imagem:Forza Silício)
A arquitetura ADC coluna-paralela e um esquema ADC de inclinação única são mostrados na Figura 1 e Figura 2, respectivamente. Os ADCs usam amostragem dupla correlacionada (CDS) para ler a tensão do pixel. A zeragem automática (AZ) é concluída em relação ao nível de redefinição de pixel. A rampa é mantida em um nível de referência fixo e o nível TG do pixel é amostrado. Este nível é comparado com um sinal de rampa que varia de alto a baixo neste cenário. No momento em que o sinal de rampa e o nível de TG são iguais, um pulso de latch é gerado.

Este pulso é usado para travar o valor do contador, que é o código digital desejado correspondente ao sinal do pixel. Em uma matriz ADC, há um ADC por linha de barramento de coluna. Os suprimentos, aterramentos, polarizações e rampa são compartilhados por todos os ADCs da matriz. Como resultado, quaisquer perturbações nessas redes compartilhadas – que são causadas por contragolpes à medida que seções da matriz ADC são convertidas simultaneamente – serão comuns a todos os ADCs ao ler uma linha específica. Tradicionalmente, colunas opticamente escuras são adicionadas ao lado da matriz de pixels ativa para corrigir qualquer ruído de linha ou deslocamentos fixos.

A linearidade mede a diferença entre a saída medida e a saída ideal. É quantificado em termos de não linearidade integrada (INL). As fontes típicas de INL em sensores de imagem CMOS incluem o seguidor da fonte de saída de pixel, a fonte de corrente VLN, a rampa, o capacitor de amostragem no front-end do ADC e o pré-amplificador. A contribuição do seguidor da fonte de pixel para o INL se deve principalmente ao efeito corporal, que aumenta a tensão limite do dispositivo à medida que a tensão da fonte aumenta. Isso é conhecido como sinal escuro (Figura 3). A corrente VLN muda conforme a tensão da fonte de drenagem do dispositivo VLN varia (modulação de comprimento de canal). A variação na corrente VLN afeta a transcondutância (gm) do seguidor da fonte de saída do pixel, tornando seu sinal de ganho dependente (1) onde Rs é a impedância de saída do VLN.
Figura 3. Seguidor de fonte e o efeito corporal resultante em sua saída. (Imagem:Forza Silício)
Usar uma fonte de corrente VLN cascode ajuda a reduzir o efeito da modulação do comprimento do canal. No entanto, isso tem o efeito colateral de reduzir o alcance utilizável do sinal de pixel, pois o dispositivo VLN pode sair da saturação em níveis de sinal claro. A rampa é outra fonte importante de INL, particularmente em níveis de sinal escuro, devido à resistência finita da fonte de corrente no gerador de rampa. Finalmente, no ADC, as fontes primárias do INL são o circuito de amostragem e o pré-amplificador. O circuito de amostragem INL ocorre devido à resistência dependente do sinal da chave e à capacitância dependente do sinal da tampa de amostragem, o que afeta o erro de estabilização do nível de redefinição do pixel e do nível TG do pixel.

Fontes de INL com pouca luz e possíveis soluções

Conforme descrito na Seção 2, todos os ADCs compartilham alimentação/aterramento, polarizações e rampa. Se um número significativo de ADCs for convertido simultaneamente, ocorrerá um retrocesso nas redes compartilhadas. Como o CDS é usado para cancelar deslocamentos aleatórios dos pixels e ADCs, as conversões para o mesmo nível de sinal ocorrem nas proximidades. Como resultado, se vários ADCs estiverem convertendo o mesmo nível de sinal, um retrocesso significativo resultará em INL. Este efeito é mais proeminente na região do sinal escuro, onde o ruído temporal do pixel e o ADC dominam o ruído do disparo do fóton. Os ADCs que convertem um nível de sinal mais brilhante têm mais ruído de disparo e não convertem ao mesmo tempo, o que resulta em um retrocesso mais distribuído. Além das colunas opticamente pretas, o número de ADCs convertidos na região do sinal escuro pode mudar dependendo da cena. A perturbação também tem um componente espacial, com os ADCs próximos à fonte da perturbação sofrendo um retrocesso maior, resultando em um INL maior. Como resultado, o INL dependerá da cena tanto na magnitude quanto na distribuição espacial, o que é muito difícil de corrigir no pós-processamento. Reduzir o INL no chip é, portanto, desejável.
Esta fórmula explica que a variação na corrente VLN afeta a transcondutância (gm) do seguidor da fonte de saída do pixel, tornando seu sinal de ganho dependente (1) onde Rs é a impedância de saída do VLN. (Imagem:Forza Silício)
A rampa é uma importante fonte de INL. Os ADCs que convertem a matriz ativa terão saliências em seu gráfico INL em níveis de pouca luz devido a uma perturbação na inclinação da rampa. A magnitude da perturbação será reduzida em ADCs mais distantes da fonte, pois os filtros passa-baixo do RC parasitam o roteamento de distribuição da rampa. A perturbação na rampa é causada pelo efeito de retrocesso da transição da saída do pré-amplificador, via capacitância parasita para rampa. Devido ao pequeno passo do ADC, é necessário um roteamento mais apertado, tornando mais difícil isolar a rampa.
Figura 4. Capacitância de Miller no pré-amplificador. (Imagem:Forza Silício)
Se a porcentagem de agressores aumentar, dependendo da cena, o retrocesso aumentará. Deve-se considerar cuidadosamente o roteamento da rampa ao criar um layout para a coluna ADC. Outra fonte de acoplamento parasita é o CGD do MOSFET de entrada do pré-amplificador (Figura 4). Esses dispositivos são projetados para ter W e L grandes para reduzir o ruído de cintilação e, portanto, possuem uma capacitância associada maior. Usar uma configuração cascode no pré-amplificador ajuda a reduzir o efeito Miller da capacitância.

Outra fonte de perturbação é o viés do comparador. A perturbação pode estar na própria polarização ou na alimentação/terra à qual está referenciada. Isto é causado pelo CGD da fonte de corrente (ou seja, o mesmo mecanismo do pré-amplificador). A perturbação de alimentação/terra é causada por queda repentina de IR quando a saída do comparador comuta. O nível de queda de IR pode tornar-se grande porque a corrente não é desprezível, especialmente quando muitos ADCs convertem simultaneamente, ou quando a impedância da alimentação e do terra é grande, por exemplo, devido ao número limitado de camadas metálicas.
Figura 5. Variação na conversão ADC devido à diferença no tempo de transição. (Imagem:Forza Silício)
Como resultado das tendências atuais de mudança para uma resolução mais alta no mesmo formato de sensor de imagem e uma taxa de quadros mais alta, o pitch do ADC tem diminuído para caber em mais ADCs e atingir a especificação. Mas como o tamanho do sensor também não está sendo ajustado, o roteamento das redes de abastecimento e de aterramento não melhorou no mesmo fator. A queda do IR causa uma mudança no VGS do viés do comparador, o que resulta em uma mudança na corrente para o comparador dos ADCs da vítima. Por sua vez, o ruído na corrente de polarização altera o tempo de transição do comparador, que pode se manifestar como não linearidade (Figura 5).

A não linearidade torna-se mais significativa para taxas de contagem ADC mais rápidas, que são usadas para reduzir o tempo efetivo de linha para atingir altas taxas de quadros. Para reduzir a perturbação, existem várias opções. Primeiro, a força de acionamento do gerador de polarização pode ser aumentada para diminuir a impedância do nó de polarização, o que ajudará na resolução mais rápida do distúrbio. Em segundo lugar, o número de portas de comutação rápida no mesmo domínio de potência pode ser diminuído, o que auxilia na redução da queda de IR na alimentação/terra. Isto é conseguido movendo esses dispositivos para um domínio de potência diferente. Deve-se também considerar cuidadosamente a minimização da resistência ao roteamento de alimentação/terra.

Outra abordagem é reduzir o efeito da falha nos ADCs das vítimas. Isto pode ser conseguido amostrando a tensão de polarização em cada ADC separadamente. Como resultado, a perturbação não se propagará através da rede de polarização; qualquer perturbação na alimentação/terra será refletida na tensão de polarização amostrada, mantendo o mesmo VGS. Deve-se tomar cuidado adequado ao dimensionar a tampa de amostragem para que a perturbação de alimentação/terra não altere o VGS. Uma desvantagem da amostragem da tensão de polarização do comparador é a introdução do ruído kTC. Como o comparador segue o pré-amplificador na cadeia de sinal, o efeito do kTC no ruído temporal do ADC referido à entrada é geralmente insignificante.
Figura 6. Bancada de testes de simulação INL. Neste diagrama, o array ADC é dividido em nove seções. (Imagem:Forza Silício)
Para investigar esse efeito, o array ADC é modelado e o INL plotado. A resistência de roteamento para todas as fontes, aterramentos, polarizações e rampa é modelada no banco de testes de simulação. As referências —rampa e desvios—são roteadas horizontalmente. Os suprimentos e os aterramentos são roteados horizontal e verticalmente. A matriz ADC é modelada dividindo-a em seções e usando o fator m. Cuidado especial é tomado ao decidir sobre o número de seções necessárias para modelar o arranjo, de modo que qualquer variação relacionada à alimentação/terra possa ser simulada em um tempo de execução razoável. Colunas escuras também estão incluídas no testbench. Os ADCs são extraídos de RC para que o efeito da capacitância parasita possa ser visto nos resultados. O roteamento vertical para os suprimentos e o aterramento é cuidadosamente modelado para representar o roteamento real no sensor. O testbench é configurado de forma que uma seção do array seja mantida em um nível fixo de sinal escuro. A entrada para o restante dos ADCs na matriz é varrida para seu gráfico INL. A linearidade de cada seção é comparada para determinar se existe algum padrão espacial. O diagrama de blocos do testbench é mostrado na Figura 6.
Figura 7. Comparação do gráfico INL. (Imagem:Forza Silício)
O resultado da simulação antes e depois das modificações é mostrado na Figura 7. O gráfico INL é para os primeiros 25% da faixa do sinal. O resultado original exibe o gráfico INL, sem modificações. Os próximos dois gráficos mostram o INL com as modificações mencionadas na seção anterior. Num gráfico, o viés do comparador não é amostrado, enquanto no outro caso o viés do comparador é amostrado. Como pode ser visto, o INL melhora significativamente quando o viés do comparador é amostrado.

Este artigo apresentou uma metodologia de análise e simulação para prever a não linearidade de baixa luminosidade em um array ADC. As fontes convencionais de INL são bem compreendidas, mas à medida que a resolução da matriz de pixels aumentou e o pitch do ADC foi consequentemente reduzido, fontes adicionais de não linearidade da matriz tornaram-se proeminentes. Múltiplas fontes possíveis podem afetar as redes comuns em uma matriz ADC, principalmente rampas e vieses. São apresentados métodos para reduzir esta perturbação, os quais requerem algumas escolhas cuidadosas de projeto. Também é apresentado um método para identificar as fontes, o que requer uma modelagem cuidadosa do array ADC. Os resultados simulados revelam uma queda no INL em níveis baixos de código que melhora após as modificações.

Este artigo foi escrito por Jatin Hansrani, engenheiro sênior de design analógico, Forza Silicon Corporation (Pasadena, CA). Para mais informações, visite aqui  .