Otimizando INL em Baixa Luz em Sensores de Imagem CMOS: Análise e Simulação

Com o aumento na demanda por sensores de imagem de maior resolução, o passo do pixel foi reduzido para acomodar um número maior de pixels no mesmo tamanho de sensor. Para ler na mesma taxa de quadros, múltiplas linhas devem ser lidas simultaneamente. Isso requer múltiplos conversores analógico-para-dados (ADCs) por passo de pixel. O passo do ADC foi reduzido ainda mais como resultado, exigindo um layout mais apertado. A probabilidade de acoplamento parasita aumenta, o que se manifesta como diafonia elétrica. Na arquitetura ADC de rampa única, ADCs têm algumas redes comuns compartilhadas, incluindo fontes de alimentação, terra, polarizações e rampa. Um número maior de ADCs convertendo ao mesmo tempo pode causar retroação nestas redes compartilhadas. Isso pode levar a não-idealidades, uma das quais é não-linearidade.

Figura 1. Arquitetura de leitura paralela por coluna. (Imagem: Forza Silicon)

Além das fontes tradicionais de não-linearidade, efeitos de nível de array tornam-se mais visíveis devido ao tamanho maior e mais denso do array de ADCs. Estes podem causar quedas no gráfico de linearidade que são tediosos de corrigir e requerem múltiplas curvas de correção. Tradicionalmente, colunas ópticas pretas são usadas para correção de ruído de linha e cancelamento de offset. Como todas têm níveis de sinal similares, elas convertem ao mesmo tempo e introduzem uma perturbação nas redes compartilhadas. Isso pode criar não-linearidade nas regiões mais escuras de uma imagem, que é mais aparente ao olho humano. Além disso, o número de conversões ADC no escuro pode mudar dependendo da cena. Como resultado, a magnitude da perturbação varia e torna mais difícil de corrigir. É, portanto, melhor eliminar o problema na fonte.

ADC de Rampa Única e Linearidade

Figura 2. Um ADC típico de rampa única. O barramento de coluna do pixel é lido usando operação CDS. (Imagem: Forza Silicon)

Arquitetura ADC paralela por coluna e esquema de ADC de rampa única são mostrados na Figura 1 e Figura 2 respectivamente. Os ADCs usam amostragem dupla correlacionada (CDS) para ler a tensão do pixel. Auto-zero (AZ) é completado em relação ao nível de reset do pixel. A rampa é mantida em um nível de referência fixo e o nível TG do pixel é amostrado. Este nível é comparado com um sinal de rampa variando de alto para baixo neste cenário. No momento em que o sinal de rampa e o nível TG são iguais, um pulso de latch é gerado.

Este pulso é usado para travar o valor do contador, que é o código digital desejado correspondente ao sinal do pixel. Em um array de ADC, há um ADC por linha de barramento de coluna. As fontes de alimentação, terra, polarizações e rampa são compartilhadas por todos os ADCs no array. Como resultado, quaisquer perturbações nestas redes compartilhadas — causadas por retroação conforme seções do array ADC convertem simultaneamente — serão comuns para todos os ADCs ao ler uma linha particular. Tradicionalmente, colunas ópticas escuras são adicionadas ao lado do array de pixels ativos para corrigir qualquer ruído de linha ou offsets fixos.

Linearidade mede a diferença entre a saída medida e a saída ideal. É quantificada em termos de não-linearidade integrada (INL). As fontes típicas de INL em sensores de imagem CMOS incluem o seguidor de fonte de saída do pixel, fonte de corrente VLN, rampa, capacitor de amostragem no front-end do ADC, e pré-amplificador. A contribuição do seguidor de fonte do pixel para INL é primariamente devida ao efeito de corpo, que aumenta a tensão de limiar do dispositivo à medida que a tensão de fonte aumenta. Isso é conhecido como sinal escuro (Figura 3). A corrente VLN muda à medida que a tensão dreno-fonte do dispositivo VLN varia (modulação de comprimento de canal). A variação na corrente VLN afeta a transcondutância (gm) do seguidor de fonte de saída do pixel, tornando seu ganho dependente do sinal (1) onde Rs é impedância de saída do VLN.

Figura 3. Seguidor de fonte e o efeito de corpo resultante em sua saída. (Imagem: Forza Silicon)

Usar uma fonte de corrente VLN em cascata ajuda a reduzir o efeito de modulação de comprimento de canal. No entanto, isso tem o efeito colateral de reduzir a faixa utilizável do sinal do pixel pois o dispositivo VLN pode sair de saturação em níveis de sinal brilhante. Rampa é outra fonte principal de INL, particularmente em níveis de sinal escuro, devido à resistência finita da fonte de corrente no gerador de rampa. Finalmente, no ADC, as fontes primárias de INL são o circuito de amostragem e o pré-amplificador. INL do circuito de amostragem ocorre devido à resistência dependente do sinal do interruptor e capacitância dependente do sinal do capacitor de amostragem, que afeta o erro de estabelecimento do nível de reset do pixel e nível TG do pixel.

Fontes de INL em Baixa Luz e Possíveis Soluções

Como descrito na Seção 2, os ADCs todos compartilham alimentação/terra, polarizações e rampa. Se um número significativo de ADCs converte simultaneamente, uma retroação ocorrerá nas redes compartilhadas. Como CDS é usado para cancelar offsets aleatórios dos pixels e ADCs, conversões para o mesmo nível de sinal ocorrem em proximidade. Como resultado, se múltiplos ADCs estão convertendo o mesmo nível de sinal, retroação significativa resultará em INL. Este efeito é mais proeminente na região de sinal escuro onde o ruído temporal do pixel e do ADC dominam o ruído de shot de fótons. Os ADCs convertendo um nível de sinal mais brilhante têm mais ruído de shot e não convertem ao mesmo tempo, resultando em retroação mais distribuída. Além das colunas ópticas pretas, o número de ADCs convertendo na região de sinal escuro pode mudar dependendo da cena. A perturbação também tem um componente espacial, com ADCs próximos à fonte da perturbação experimentando maior retroação, resultando em maior INL. Como resultado, INL será dependente da cena tanto em magnitude quanto em distribuição espacial, o que é muito difícil de corrigir em pós-processamento. Reduzir o INL no chip é, portanto, desejável.

Esta fórmula explica como a variação na corrente VLN afeta a transcondutância (gm) do seguidor de fonte de saída do pixel, tornando seu ganho dependente do sinal (1) onde Rs é impedância de saída do VLN. (Imagem: Forza Silicon)

Rampa é uma fonte principal de INL. Os ADCs convertendo o array ativo terão saliências em seu gráfico INL em níveis de pouca luz devido a uma perturbação na inclinação da rampa. A magnitude da perturbação será reduzida em ADCs mais distantes da fonte, como filtros passa-baixa do RC parasita no roteamento de distribuição da rampa. A perturbação na rampa é causada pelo efeito de retroação da transição de saída do pré-amplificador, via capacitância parasita para rampa. Devido ao pequeno passo do ADC, roteamento mais apertado é requerido, tornando mais difícil isolar a rampa.

Figura 4. Capacitância Miller no pré-amplificador. (Imagem: Forza Silicon)

Se a porcentagem de agressores aumenta, dependendo da cena, a retroação aumentará. Cuidadosa consideração deve ser dada ao roteamento da rampa ao criar um layout para a coluna ADC. Outra fonte de acoplamento parasita é a CGD do MOSFET de entrada do pré-amplificador (Figura 4). Estes dispositivos são projetados para ter W e L grandes para reduzir ruído de flicker, e portanto têm uma capacitância associada maior. Usar uma configuração em cascata no pré-amplificador ajuda a reduzir o efeito Miller da capacitância.

Outra fonte de perturbação é a polarização do comparador. A perturbação pode ser na própria polarização, ou na alimentação/terra à qual é referenciada. Isso é causado pela CGD da fonte de corrente (ou seja, o mesmo mecanismo do pré-amplificador). A perturbação na alimentação/terra é causada por queda IR súbita quando a saída do comparador comuta. O nível de queda IR pode se tornar grande pois a corrente não é desprezível, especialmente quando muitos ADCs convertem simultaneamente, ou quando a impedância de alimentação e terra é grande, por exemplo, devido ao número limitado de camadas de metal.

Figura 5. Variação na conversão ADC devido a diferença no tempo de transição. (Imagem: Forza Silicon)

Como resultado das tendências atuais de mover para maior resolução no mesmo formato de sensor de imagem e taxa de quadros mais alta, o passo do ADC tem diminuído para acomodar mais ADCs e atingir a especificação. Mas como o tamanho do sensor não está também sendo ajustado, o roteamento para as redes de alimentação e terra não melhorou pelo mesmo fator. A queda IR causa uma mudança no VGS da polarização do comparador, que resulta em uma mudança na corrente para o comparador da vítima. Por sua vez, ruído na corrente de polarização altera o tempo de transição do comparador, que pode se manifestar como não-linearidade (Figura 5).

A não-linearidade torna-se mais significativa para taxas de contagem ADC mais rápidas, que são usadas para reduzir tempo de linha efetivo para atingir alta taxa de quadros. Para reduzir a perturbação, existem múltiplas opções. Primeiro, a força de acionamento do gerador de polarização pode ser aumentada para diminuir a impedância do nó de polarização, o que ajudará em um estabelecimento mais rápido da perturbação. Segundo, o número de portas de comutação rápida no mesmo domínio de potência pode ser diminuído, o que ajuda na redução da queda IR na alimentação/terra. Isso é accomplished movendo estes dispositivos para um domínio de potência diferente. Cuidadosa consideração também deve ser dada a minimizar a resistência de roteamento de alimentação/terra.

Outra abordagem é reduzir o efeito do glitch nos ADCs vítimas. Isso pode ser alcançado amostrando a tensão de polarização em cada ADC separadamente. Como resultado, a perturbação não se propagará através da rede de polarização; qualquer perturbação na alimentação/terra será espelhada na tensão de polarização amostrada, mantendo o mesmo VGS. Cuidado adequado deve ser tomado para dimensionar o capacitor de amostragem para que a perturbação na alimentação/terra não mude o VGS. Uma compensação de amostrar a tensão de polarização do comparador é a introdução de ruído kTC. Como o comparador segue o pré-amplificador na cadeia de sinal, o efeito de kTC no ruído temporal de ADC referido à entrada é geralmente insignificante.

Figura 6. Banco de teste de simulação INL. Neste diagrama, o array ADC é dividido em nove seções. (Imagem: Forza Silicon)

Para investigar este efeito, o array ADC é modelado e INL plotado. Resistência de roteamento para todas as alimentações, terras, polarizações e rampa é modelada no banco de teste de simulação. As referências — rampa e polarizações — são roteadas horizontalmente. Alimentações e terras são roteadas horizontal e verticalmente. O array ADC é modelado dividindo-o em seções e usando m-fator. Cuidado especial é tomado na decisão do número de seções necessárias para modelar o array para que qualquer variação relacionada a alimentação/terra possa ser simulada em tempo de execução razoável. Colunas escuras também são incluídas no banco de teste. Os ADCs são extraídos RC para que o efeito de capacitância parasita possa ser visto nos resultados. Roteamento vertical para alimentações e terra é cuidadosamente modelado para representar roteamento real no sensor. O banco de teste é configurado para que uma seção do array seja mantida em um nível fixo de sinal escuro. A entrada para o restante dos ADCs no array é varrida para seu gráfico INL. Linearidade de cada seção é comparada para determinar se há algum padrão espacial. O diagrama de blocos do banco de teste é mostrado na Figura 6.

Figura 7. Comparação de gráfico INL. (Imagem: Forza Silicon)

O resultado de simulação antes e depois das modificações é mostrado na Figura 7. O gráfico INL é para os primeiros 25% da faixa de sinal. O resultado original exibe o gráfico INL, sem modificações. Os próximos dois gráficos mostram o INL com as modificações mencionadas na seção anterior. Em um gráfico a polarização do comparador não é amostrada, enquanto no outro caso a polarização do comparador é amostrada. Como pode ser visto, o INL melhora significativamente quando a polarização do comparador é amostrada.

Este artigo apresentou uma metodologia de análise e simulação para prever a não-linearidade em baixa luz em um array ADC. Fontes convencionais de INL são bem entendidas, mas como a resolução do array de pixels aumentou e o passo do ADC consequentemente foi reduzido, fontes adicionais de não-linearidade a nível de array tornaram-se proeminentes. Múltiplas fontes possíveis podem afetar as redes comuns em um array ADC, mais proeminentemente rampa e polarizações. Métodos para reduzir esta perturbação são apresentados, que requerem algumas escolhas cuidadosas de design. Um método para identificar as fontes também é apresentado, que requer modelagem cuidadosa do array ADC. Resultados simulados revelam uma queda no INL em níveis de código baixos que melhora após modificações.

Este artigo foi escrito por Jatin Hansrani, Engenheiro Sênior de Design Analógico, Forza Silicon Corporation (Pasadena, CA). Para mais informações visite aqui.