Uma rápida introdução aos idiomas Verilog e HDL

Introdução:

Neste artigo, apresentaremos o VHDL e o Verilog. Também estudaremos a estrutura básica de um módulo Verilog e nos familiarizaremos com o tipo de dados Verilog ‘wire’ e sua forma vetorial. Também mostraremos a diferença básica entre Verilog e VHDL.

O que é Verilog?

Verilog é um tipo de Hardware Description Language (HDL), padronizado como IEEE 1364. É mais comumente usado na descrição de circuitos e sistemas eletrônicos, usados ​​no projeto e verificação de circuitos digitais.

O que é VHDL?

VHDL também é um tipo de Hardware Description Language (HDL) usado na automação de projetos eletrônicos para descrever o comportamento e a estrutura de sistemas eletrônicos e é particularmente adequado como uma linguagem para descrever a estrutura e o comportamento de projetos de hardware eletrônico digital, bem como circuitos digitais convencionais.

Preciso de Verilog e VHDL?

Antes de continuarmos, vamos discutir se precisamos dessas duas linguagens? Ambos são ferramentas poderosas usadas no projeto de circuitos digitais complexos, mas você é livre para dominar um que deseja usar. Você deve, no entanto, ter uma compreensão básica de ambas as línguas.

A evolução do Verilog

O Verilog foi projetado em 1984 na Gateway Design Automation. Em 1987, o VHDL tornou-se um padrão IEEE, enquanto o Verilog entrou em cena em 1995. Hoje, ambos são poderosos HDLs (Hardware Description Languages). A palavra 'Verilog' é derivada das palavras 'verificação' e 'lógica'. Isso porque a linguagem foi primeiramente utilizada como ferramenta de simulação e verificação.

Agora vamos discutir alguns conceitos de Verilog.

Exemplo 1:

Neste exemplo, vamos escrever o código Verilog para o circuito mostrado abaixo.

Existem duas entradas e uma saída é mostrada e as portas têm um bit de largura. O circuito mostra uma função AND das duas entradas resultando em uma saída na porta out1. A descrição do Verilog pode ser mostrada como:

Linhas 1 e 8:

As palavras-chave 'module' e 'endmodule' são usadas para especificar as linhas entre elas que descrevem o Circuit_1.

Linhas 2 a 6:

Estas linhas especificam a interface de ‘Circuit_1’ com seu ambiente. As palavras-chave 'input' e 'output' mostram as portas de entrada e saída. Depois disso, a palavra-chave 'wire' especifica um tipo de dados Verilog que representa um fio físico no projeto. Existem três fios a, b e out1 em nosso módulo.

Linha 7: 

A linha descreve a funcionalidade AND do circuito com o operador AND bit a bit ‘&’. A palavra-chave ‘atribuir; é usado para colocar a &b na porta de saída. Isso também é conhecido como atribuição contínua porque está sempre ativo sempre que a expressão muda no lado direito, o lado esquerdo é reavaliado, ou seja, sua saída é atualizada continuamente.

Comparando o Exemplo 1 com o código VHDL:

A figura abaixo mostra as descrições de Verilog e VHDL para o módulo Circuit_1.

Em VHDL devemos incluir algumas bibliotecas que definem os tipos de dados e operadores. Portanto, o código VHDL é mais descritivo. No entanto, em alguns casos isso é vantajoso como na modelagem de sistemas de nível superior.

Sistema de quatro valores do Verilog:

Há quatro valores usados ​​nos tipos de dados Verilog:

• 0:lógica baixa/falsa
• 1:lógica alta/verdadeiro
• z:para o estado de alta impedância (também usado para descrever a saída de um buffer de três estados)
• x:valor desconhecido

O tipo de dados VHDL std_logic pode assumir nove valores diferentes, mas os valores comumente usados ​​são '0', '1', 'Z' e '-' ('-' denota um valor desconhecido).

Exemplo 2:

No próximo exemplo, vamos escrever o código Verilog para o circuito (Circuit_2) mostrado na figura abaixo.

O seguinte código Verilog descreve o circuito mostrado:

Os elementos utilizados são semelhantes aos do nosso exemplo anterior, porém, um sinal interno é definido na linha 10. A palavra-chave 'wire' especifica o tipo de dados desta conexão. O operador bit a bit ‘~’ é usado para NOT e ‘|’ para operações OR. O operador bit a bit ‘^’ é usado para operação XOR.

A figura a seguir mostrará as descrições Verilog e VHDL para o módulo Circuit_2 para que você possa observar as diferenças.

Exemplo 3:

Para nosso terceiro e último exemplo, forneceremos o código Verilog para o esquema mostrado na figura a seguir: Você notará que as portas de entrada vermelha e azul são combinadas com o operador AND. O resultado é mostrado pela porta de saída. Podemos agrupar os sinais e tratá-los como um vetor que tornará nosso código compacto e legível. Podemos descrever o circuito acima usando o código Verilog. Também podemos estender facilmente o código da Listagem 1 para descrever esse circuito.

Tenha em mente que a faixa de índice dos vetores pode ser crescente como mostrado ([0:2]) ou decrescente ([2:0]). O formato descendente geralmente é menos propenso a erros e pode ser usado em vez disso.