Dominando o Controle de Impedância para PCBs Digitais de Alta Velocidade

Tecnologias de controle de impedância são bastante importantes no design de circuito digital de alta velocidade, em que métodos efetivos devem ser adotados para garantir o excelente desempenho de PCBs de alta velocidade.

Cálculo de Impedância e Controle de Impedância de Linhas de Transmissão de Circuito de Alta Velocidade em PCB

Modelo Equivalente em Linhas de Transmissão

A Figura 1 mostra o efeito equivalente de linhas de transmissão em PCBs, que é uma estrutura incluindo capacitor, resistor e indutor em tandem e múltiplos (modelo RLGC).

O valor típico de resistência em tandem está na faixa de 0,25 a 0,55 ohms/pé e o valor de resistência de resistores múltiplos geralmente permanece bastante alto. Com resistência parasitária, capacitância e indutância adicionadas em linhas de transmissão de PCB, a impedância geral em linhas de transmissão é referida como impedância característica (Z₀). O valor de impedância característica é relativamente pequeno na condição de que o diâmetro da linha é grande, a linha está próxima a potência/ground ou a constante dielétrica é alta. A Figura 3 mostra o modelo equivalente da linha de transmissão com comprimento de dz, baseada na qual a impedância característica da linha de transmissão pode ser deduzida como fórmula: . Nesta fórmula, L refere-se à indutância de cada comprimento unitário na linha de transmissão, enquanto C refere-se à capacitância de cada comprimento unitário na linha de transmissão.

Fórmula de Cálculo de Impedância e Atraso de Linhas de Transmissão em PCB

Linhas de Transmissão em PCB	Fórmula de Cálculo de Impedância e Atraso

Nas fórmulas acima, Z₀ refere-se à impedância (Ohms), W refere-se à largura das linhas (inch), T refere-se à espessura das linhas (inch), H refere-se à distância ao ground (inch), εᵣ refere-se à constante dielétrica relativa do substrato, e tPD refere-se ao tempo de atraso (ps/inch).

Regras de Layout de Controle de Impedância de Linhas de Transmissão

Baseado na análise acima, o atraso unitário de impedância e sinal é irrelevante à frequência de sinais, mas relacionado com estrutura da placa, constante dielétrica relativa do material da placa, e atributos físicos de roteamento. Esta conclusão é extremamente importante para entender PCB de alta velocidade e para design de PCB de alta velocidade. Além disso, a velocidade de transmissão de linha de transmissão de sinal em camada externa é muito mais rápida que em camada interna, então estes elementos devem ser levados em conta para o arranjo de layout de linhas-chave.

Controle de impedância é a premissa significativa para a implementação de transmissão de sinal. No entanto, de acordo com a estrutura da placa e fórmula de cálculo de impedância de linhas de transmissão, a impedância é apenas dependente de material de PCB e estrutura de camada de PCB, com a largura da linha e características de roteamento inalteradas para a mesma linha. Portanto, a impedância de uma linha não mudará em diferentes camadas de PCB, o que não é permitido em design de circuito de alta velocidade.

Um PCB de alta velocidade com alta densidade é projetado para este artigo e a maioria dos sinais na placa têm requisitos de impedância. Por exemplo, linha de sinal CPCI deve ter impedância de 65 Ohms, sinal diferencial de 100 ohms e outros sinais todos 50 ohms cada. De acordo com espaço de roteamento de PCB, um roteamento de pelo menos dez camadas deve ser usado e um plano de design de PCB de 16 camadas é determinado.

Como a espessura total da placa não pode exceder 2 mm, há algumas dificuldades em termos de empilhamento com alguns problemas considerados:

1. Cada camada de sinal tem planos de imagem adjacentes a elas para proteger a impedância e qualidade de sinal.
2. Cada plano de potência tem camada de ground completa ao lado deles, de modo que desempenho de potência pode ser bem assegurado.
3. O empilhamento da placa requer equilíbrio, com empenamento de placa evitado.

A constante dielétrica do meio é definida como 4,3. Baseado no design de empilhamento acima, largura da linha e distância entre linhas devem ser definidas de acordo com resultado de cálculo para garantir o requisito de impedância de sinal. Largura da linha é obtida como o seguinte resultado:

1. A largura de linha de sinal na camada de superfície é 5 mils com sua impedância 58,7 Ohms.
2. A largura de linha de sinal CPCI na camada de superfície é 4,5 mils com sua impedância 61,7 Ohms.
3. A largura de linha de sinal em camada interna é 4,5 mils com sua impedância 50,2 Ohms.
4. A largura de linhas em área BGA em camada interna e de superfície é 4 mils com impedância de camada de superfície 64,6 Ohms e impedância de camada interna 52,7 Ohms.
5. A largura de linha diferencial microstrip em camada interna é 5 mils com distância entre linhas 6 mils e impedância 100,54 Ohms.
6. A largura de linha diferencial stripline em camada interna é 4,5 mils com distância entre linhas 10 mils e impedância 96,6 Ohms.

Distância entre linhas é definida como segue:

1. A distância entre linhas de sinal (5 mils) na camada de superfície é 5,0 mils.
2. A distância entre linhas de sinal CPCI (4,5 mils) na camada de superfície é 9,0 mils.
3. A distância entre linhas de sinal (4,5 mils) na camada interna é 7,0 mils.
4. A distância entre linhas na camada de superfície e camada interna é 4,0 mils.
5. A distância entre linhas de sinal diferencial em camada interna e entre elas e outras linhas de sinal deve ser mantida em pelo menos 25 mils.
6. A distância entre linhas de sinal diferencial na camada de superfície e entre elas e outras linhas de sinal deve ser mantida em pelo menos 20 mils.

Após impressão de PCB, a impedância da placa de teste é testada por testador de impedância POLAR-Cits500 com resultados na tabela seguinte. Os dados indicam que a impedância deve ser controlada na faixa de 50 Ω ±10%, 60 Ω ±10% e 100 Ω ±10% no processo de design e fabricação de PCB de alta velocidade.

Impedância Pré-definida (Ohm)	Impedância Prática (Ohm)
50	47,52-52,33
60	57,65-61,35
100	93,65-106,35

LVDS e Seu Controle de Impedância em PCBs

LVDS

LVDS é um tipo de nível de transmissão de sinal serial de alta velocidade com vantagens de alta velocidade de transmissão, baixo consumo de energia, forte capacidade de anti-interferência, longa distância de transmissão e correspondência viável. Os campos de aplicação de LVDS incluem computador, comunicação e consumo.

Design de Impedância de LVDS

LVDS apresenta um swing de tensão de apenas 350 mV com a maior distância de transmissão de mais de 10 metros. Para garantir que sinais não sejam influenciados por sinal refletido no processo de transmissão de sinal em linhas de transmissão, a impedância de linhas de transmissão deve estar sob controle com impedância de linha única 50 Ohms e impedância diferencial 100 Ohms. Na aplicação prática, a impedância pode ser controlada definindo espessura de empilhamento razoável e parâmetros de meio, ajustando largura da linha e distância entre linhas e calculando impedância de linhas únicas e diferenciais com a ajuda de algumas ferramentas de análise de simulação de alta velocidade.

No entanto, a maior parte do tempo, é relativamente difícil atender aos requisitos de impedância de linha única e diferencial. Por um lado, a faixa de ajuste de largura de linha W e distância entre linhas S é controlada por espaço de design físico. Por exemplo, o roteamento e largura da linha em conectores de margem com BGA ou DIP é influenciado por tamanho de pad e distância. Por outro lado, a mudança de W e S influenciará o resultado de impedância de linha única e diferencial. Até agora, é fácil e conveniente descobrir a relação entre largura de linha pré-definida e distância de linha.

Regras de Roteamento LVDS

Geralmente falando, roteamento de sinal diferencial é implementado de acordo com regras de design de impedância, o que é capaz de garantir qualidade LVDS. No roteamento prático, LVDS deve conformar-se às seguintes regras:

1. Pares diferenciais devem ser curtos o máximo possível, linhas devem ser retas e número de furos passantes deve ser reduzido. Distância entre linhas de sinal em pares diferenciais deve ser a mesma. Todas estas regras contribuem para a evitação de roteamento longo e numerosas curvas. Quanto a curvas, curva de 45 graus deve ser usada em vez de 90 graus.
2. Distância entre pares diferenciais deve ser mantida acima de 10 vezes para diminuir o crosstalk entre linhas. Quando necessário, furos passantes de ground podem ser colocados entre pares diferenciais para isolamento.
3. LVDS não pode ser dividido através de superfície. Embora dois sinais diferenciais sejam caminhos de retorno mútuos, caminho de retorno de sinal não pode ser cortado como resultado de divisão através de superfície. No entanto, linhas de transmissão possivelmente levarão a descontinuidade de impedância como resultado de falta de planos de imagem.
4. Evitar sinal diferencial entre camadas. Durante fabricação de PCB, precisão de alinhamento de empilhamento entre camadas é muito menor que precisão de gravação na mesma camada mais perda de meio durante empilhamento, todos os quais levam à mudança de impedância diferencial entre pares diferenciais.
5. No design de impedância, método de acoplamento deve ser usado nele.
6. Estrutura de empilhamento de PCB adequada deve ser definida para garantir o isolamento entre sinais de nível de tensão e LVDS. Quando possível, sinais como TTL/CMOS de alta velocidade podem ser definidos em camadas diferentes, isolados de roteamento LVDS por camadas de ground e potência.
7. Pares de sinais diferenciais devem ser compatíveis com o comprimento de roteamento.

Recursos Úteis
• Elementos Afetando Impedância Característica de PCB e Soluções
• Considerações de Design de Impedância para PCB Flex-Rígido
• Como Analisar e Proibir Impedância de Potência de PCB de Alta Velocidade
• Controle de Impedância de Vias e Sua Influência na Integridade de Sinal em Design de PCB
• Serviço Completo de Fabricação de PCB da PCBCart — Múltiplas Opções de Valor Agregado
• Serviço Avançado de Montagem de PCB da PCBCart — A Partir de 1 Peça