Otimizando Design de PCB de Alta Velocidade para Sistemas Embarcados

Sistema eletrônico moderno está se desenvolvendo na tendência de pequeno encapsulamento, grande escala e alta velocidade, já que a densidade de chips está se tornando cada vez maior em SLSI (integração em super larga escala), o que traz alguns problemas inevitáveis, como como analisar e lidar com os problemas de interconexão e empilhamento no design de circuito de alta velocidade. Atualmente, a radiofrequência de produtos eletrônicos alcança centenas ou milhares de MHz e tanto a borda de subida quanto a de descida tornam-se tão íngremes que regras de layout de PCB e constante dielétrica de material de substrato são extremamente cruciais para o desempenho elétrico do sistema no processo de projetar tais produtos.

Como um processo e etapa significativos na maioria das pesquisas de produtos eletrônicos atuais, design de PCB de alta velocidade tem visto os principais problemas incluindo problema de temporização, interferência de ruído e EMI (interferência eletromagnética), cujas soluções estão relacionadas com a operação normal do design de sistema.

Agora, métodos de design tradicionais levam a baixa confiabilidade e taxa de sucesso de produtos, o que fornece alto valor prático e amplas expectativas de mercado para pesquisa em design de PCB de alta velocidade em sistema de aplicação embarcado.

Design de Esquema de Sistema

A Figura 1 mostra o frame de função de RTU (unidade terminal remota) embarcado.

Da Figura 1, pode-se ver que este sistema é uma estrutura de comunicação vertical composta por camada de acumulação de dados contendo unidade de energia elétrica, unidade de sensor e unidade de medição de quantidade analógica, camada de transmissão de dados contendo gateway que ajusta os dados na camada de acumulação de dados através do comando do centro de engenharia de recebimento da Internet e camada de processamento de dados que é implementada por software de monitoramento APP, armazena e analisa dados em tempo real e faz curvas de dados voltadas para interface de usuário, de modo que a flexibilidade e eficiência de administração de acumulação de dados são aumentadas.

Frame de Hardware do Sistema RTU

Este hardware de sistema RTU IoT embarcado consiste principalmente de USB 2.0, processador AT91SAM9263, CAN, SDRAM, Nand Flash, Data Flash, controlador Ethernet, chip de clock, interface RS232/485, administração de potência e partes de acumulação de dados.

Operado por sistema operacional Linux, este design apresenta capacidades mais altas de memória e administração de dispositivos, de modo que agendamento real-time multi-missão é implementado contendo algoritmo complexo e protocolo de comunicação para ser responsável por conexão de rede, comunicação de dados e acumulação de configuração. A Figura 2 é a placa de circuito RTU projetada neste artigo.

Suportando a pilha dual de IPv6 e IPv4, este sistema é capaz de implementar prontidão e capacidade real-time. Em termos de armazenamento de dados, o requisito de armazenamento local pode ser atendido sob a condição de bloqueio de comunicação. Em termos de interface de comunicação, apresenta diferentes interfaces de comunicação de dados de campo incluindo RS485, RS232 e CAN, suportando protocolo de comunicação Modbus RTU e atendendo requisito de diferentes interfaces e diferentes taxas de comunicação.

Design de PCB do Sistema RTU

Design de Empilhamento (Stack-up) de PCB do Sistema

O número de camadas de PCBs geralmente está na faixa de 2 a 32 baseada na dificuldade de design. O PCB de 6 camadas neste design é determinado de acordo com densidade de encapsulamento de componente, pequeno espaço de layout de roteamento e alta frequência de sinal. Esta distribuição de camadas de PCB é ilustrada na Figura 3 abaixo.

Configuração de stripline é escolhida para FLASH e SDRAM neste sistema e roteamento é implementado em Inner Signal 1 e Inner Signal 2.

Regras de Restrição de PCB neste Sistema

Durante design de PCB de alta velocidade, continuidade de impedância e EMI são grandemente influenciadas por espaçamento, comprimento e largura de fios e processamento adjacente de loops. A qualidade de layout de componentes e roteamento está relacionada com o sucesso do design final, então regras de restrição de PCB têm que ser razoavelmente estabelecidas.

Hyper Lynx apresenta uma funcionalidade de interferência com análise de gráfico e modelo IBIS pode ser aplicado para simular com precisão perda de transmissão, sinais diferenciais e modelo de furo passante que muda com frequência. A rede principal é simulada antes do roteamento por Line para melhorar estrutura de empilhamento de PCB e impedância de roteamento e regras de restrição de roteamento de rede de PCB de alta velocidade são projetadas antes do resultado de simulação para aumentar eficiência de design.

Simulação de PCB deste Sistema

No processo de design de PCB de alta velocidade, um modelo ideal de linha de transmissão é aplicado para simulação de terminal frontal com linhas de sinal limitadas simuladas por uma vez. As linhas de transmissão no terminal traseiro de PCB, no entanto, são na verdade linhas de roteamento de PCB com influência de furo passante e mudança de planos. Nesta circunstância, o resultado de simulação obtido é extremamente confiável.

No processo de design de circuito central do sistema, resistência de terminação terminal de sinal single-ended é requerida estar na faixa de 40 a 60 Ω e valor limiar de crosstalk entre linhas de sinal 165 mV. Além disso, para fazer controladores de rede de DM9000 e DM9161 auto-adaptáveis para a taxa de velocidade de comunicação de 100 Mbps, a impedância diferencial tem que estar dentro da categoria de 100±5 Ω. Simulação de PCB é implementada por software de simulação Hyper Lynx desenvolvido por Mentor Graphic em SDRAM, linhas diferenciais Ethernet, integridade de potência e EMC.

a. Design de SDRAM

No processo de design de stripline, crosstalk e furo passante são as principais causas levando a atraso de tempo. Mesmo que PCB seja completado de acordo com as regras de roteamento determinadas por ferramentas de simulação Line, alguns problemas são inevitáveis, como muitos pinos de componente e dimensão limitada de PCB. Portanto, é necessário simular adequadamente múltiplas redes através de ferramentas de simulação Board.

Baseado no resultado de simulação, a intensidade de crosstalk de rede analógica EBI_D0 e EBI_D2 está acima de 165 mV. As duas redes atacam EBI_D1 e buscam lugar de acoplamento porque o espaçamento é inadequado entre linhas em forma de serpente na área de marcação amarela. Pode ser ilustrado que o aumento do espaçamento de roteamento ajudará a eliminar tal problema. No entanto, o que realmente nos importamos é por que rede hack sofre interferência tão forte. A razão possivelmente reside na escolha inadequada de resistor levando a impedância não correspondida. Até agora, a resistência determinada de resistor de terminação é 43,1 Ω. Na condição de excitação de 220 MHz, a onda de simulação de análise de rede EBI_D1 é mostrada na Figura 4 abaixo.

Baseado na Figura 4, descontinuidade de impedância ocorre na linha de transmissão EMI_D1 e deformação ocorre nas ondas de sinal. Embora falha de inicialização do sistema não possa ser causada, a estabilidade de operação do produto dificilmente pode ser garantida. De volta à simulação Board, furos passantes e simulação danificada são aplicados para mudar a resistência terminal de EBI_D0 e EBI_D1 para 46,9 Ω. Portanto, o diagrama de simulação de crosstalk após a mudança de resistência é exibido na Figura 5 abaixo.

Baseado nesta figura, pode ser ilustrado que sinal de rede foi melhorado e intensidade de interferência despertada em EBI_D1 foi evidentemente reduzida.

b. Design de Barramento Diferencial de Internet

Com atributos de alta velocidade e interconexões 3GIO, módulo de simulação Board desenvolvido por Hyper Lynx aplica caminho de dados serial super rápido e tecnologia de sincronização de fonte baseada em barramento de sinal diferencial, fornecendo esquema de solução conveniente e altamente efetivo para design de PCB de alta velocidade. Tanto DM9000 quanto DM9161 neste sistema têm dois pares de barramento diferencial de sinal de alta velocidade: TX+, TX- e RX+, RX- com impedância diferencial de 100 Ω. Devido à teoria de transmissão, impedância diferencial pode ser calculada baseada na fórmula: .

Nesta fórmula, Z refere-se à impedância de transmissão de cada linha de sinal, tendo efeito crucial em distância de comunicação e capacidade de resistência a ruído. Aqui DM9000 é escolhido para transmitir diferencial para rede TP_E_TX+ e TP_E_TX-. Para reduzir o efeito de reflexão, um resistor de 100 Ω é colocado paralelo nas linhas de sinal com furos passantes aplicados.

c. Design de Integridade de Potência deste Sistema

A Figura 6 é um modelo básico de distribuição de potência no qual corrente é transmitida a cada carrier através de camadas de potência e então para camada de ground.

No processo de design de PCB de alta velocidade, o consumo de energia em cada unidade tem que ser calculado no sistema de circuito com a largura de rede de potência corretamente distribuída e adequadamente amplificada.

A integridade de potência de 6 camadas pode ser resumida como segue: a queda máxima de pressão é 2,1 mV, próximo a 0,06%; a densidade máxima de corrente é 16,3 mA/m²; dentro de uma categoria adequada, se a densidade de corrente ultrapassar 50 mA/m², a temperatura do PCB subirá, o que influencia o chip principal e linhas de sinal no processo de operação. O aumento da largura de cobre é capaz de diminuir a densidade de corrente e aumentar a espessura de trilhas de sinal é útil para a diminuição da temperatura do PCB.

d. Análise de Compatibilidade Eletromagnética do Sistema

Interferência eletromagnética é geralmente transmitida como um carrier com sinais úteis na forma de acoplamento. Neste design, software de simulação Hyper Lynx é aplicado para analisar a intensidade de radiação de PCB após design preliminar. A linha de sinal crucial, D4, é escolhida entre ARM9 e SDRAM com posições de sonda 3 m e 10 m respectivamente. Sob a situação de fonte de excitação de 220 MHz, ambos dados de simulação de padrão internacional FCC e CISPR podem ser obtidos, exibidos na Figura 7 abaixo.

Baseado no resultado de simulação, a curta distância para PCB leva a alta radiação de placa de circuito e a radiação muda com a mudança de frequências de sinal. No processo de design de circuito de alta velocidade, anti-interferência de PCB pode ser otimizada enquanto a radiação de ruído tem que ser reduzida.

Recursos Úteis
• Dicas de Layout de Alta Velocidade
• Técnicas de Roteamento de PCB de Alta Velocidade para Reduzir Influência de EMI
• Mal-entendidos e Estratégias em Design de PCB de Alta Velocidade
• Tecnologia de Fabricação de PCB com Componente Embarcado
• Tecnologia Embarcada e Procedimento de Montagem de PCB com Componente Embarcado
• Serviço Completo de Fabricação de PCB da PCBCart — Múltiplas Opções de Valor Agregado
• Serviço Avançado de Montagem de PCB da PCBCart — A Partir de 1 Peça