Dicas Comprovadas de Layout de PCB de Alta Velocidade para Projetos Confiáveis

A maioria dos projetos de PCB começa com esquemático correto e verificado. O trabalho duro de converter o esquemático em PCB final deve ser empreendido. Frequentemente, a PCB falha mesmo que o circuito original tenha sido feito com cuidado. Mesmo se esquemático verificado por simulação, o que a simulação falha em contabilizar é que especificidades do layout podem inserir fontes imprevistas de erro na implementação. Isso é especialmente verdadeiro ao usar componentes mais novos e de maior velocidade com clocks associados mais altos. Além disso, velocidades de transferência de dados entre dispositivos também aumentam continuamente e estão sujeitas aos mesmos tipos de fontes de erro. Esses aumentos permitem que pequenos valores de capacitância e indutância inerentes a layouts causem falha na implementação.

Junto com garantir que PCB seja funcional, requisitos adicionais sobre tolerância a ruído irradiado e quantidade de ruído que contribui são de grande importância para aprovação final. Ao desenvolver sua próxima aplicação PCB com sinais de alta velocidade, grande cuidado deve ser tomado para mitigar questões de interferência eletromagnética.

Exemplos de sinais de alta velocidade incluem sinais de clock e portas de comunicação de alta velocidade. Com algumas regras simples, integridade de sinal e níveis de EMI do seu próximo design podem ser melhorados — sem necessidade de modelos matemáticos complexos ou ferramentas de simulação envolvidas e caras. Este artigo apresenta regras simples para garantir sucesso do próximo design com sinais de alta velocidade.

Fundamentos

Nesta seção discutiremos fontes de erros de layout de alta velocidade e conceitos relacionados, com a próxima seção fornecendo regras gerais para mitigar essas fontes.

1. Interferência Eletromagnética e Compatibilidade Eletromagnética

Interferência eletromagnética é ruído de radiofrequência que interfere na operação de dispositivo. Por outro lado, compatibilidade eletromagnética refere-se a limitar níveis de EMI que dispositivo emite. Todos dispositivos emitem algum grau de EMI e absorvem alguma quantidade. Objetivo do projetista deve ser reduzir ambas as quantidades a níveis razoáveis. Também há padrões FCC e CISPR estabelecidos para nível de EMI que dispositivos podem emitir.

2. Sinais de Clock

Sinais de clock, comumente usados para acionar microprocessadores e portas de comunicação, deveriam ser onda quadrada perfeita mas não são na realidade. São combinação de sinais na frequência nominal do clock e frequências harmônicas acima. Como tal, EMI deve ser considerada tanto na frequência do clock usada quanto nos harmônicos acima da frequência nominal.

3. Linhas de Transmissão

Em frequências mais altas, efeitos de linha de transmissão entram em jogo mesmo no nível de PCB. Sempre que frequência de linha de sinal faz com que sinal tenha comprimento de onda na ordem do traço associado, impedância característica do traço deve ser considerada para prevenir reflexões devido a desajuste de impedância. No sentido geral, projetista deve casar impedância dos traços associados aos transceptores que conectam. Usar microstrip (traço de largura definida sobre plano de alimentação) ou stripline (traço entre dois planos de alimentação) são formas comuns de controlar impedância de linha de transmissão no nível de PCB.

Também é comum transceptores terem entradas de alta impedância. Neste caso, traço de conexão deve ser terminado de forma que case impedância característica da linha de transmissão. Existem várias técnicas comuns de terminação, mas pesquisá-las fica a cargo do leitor, pois estão além do escopo.

4. Crosstalk (Diafonia)

Quando dois traços estão localizados próximos, eles são acoplados indutiva e capacitivamente (comumente chamado crosstalk) de forma que pode permitir um comprometer operação do outro. Forma mais básica de eliminar este ruído é separar traços por maior distância. Crosstalk também pode ser mitigado pelo uso de planos de alimentação para suprimir níveis.

5. Sinais Diferenciais

Outra forma de lidar com ruído em caminho de comunicação é usando sinais diferenciais. Sinais diferenciais são iguais e opostos em potencial. Dois traços responsáveis por transportar sinal entre dispositivos e valor do sinal é determinado pela diferença de potencial nos dois traços, não pelo potencial absoluto dos traços individuais. Isso deixa sinais diferenciais imunes a crosstalk e efetivamente imunes a ruído irradiado.

6. Corrente de Retorno e Áreas de Loop

Ao considerar layouts de alta frequência, caminho de retorno do sinal também deve ser considerado. Trabalhando com circuitos CC, caminho de retorno será caminho de menor resistência, mas considerando sinais CA, caminho será de menor impedância. Resultado: caminho de retorno de sinal de alta frequência será diretamente ao lado do traço. Normalmente, diferença no caminho não é problema quando traço é roteado sobre plano de terra, mas pode ser problema quando plano é quebrado sob traço. Resultado: quebra no caminho de retorno será um loop. Loops devem ser evitados, pois são radiadores EMI muito mais efetivos e impactam negativamente EMC.

Dicas Práticas de Design

Agora que apresentamos discussão breve das fontes de ruído de sinal de alta velocidade, podemos passar a dicas específicas de layout.

Antes de assumir seu próximo projeto de alta velocidade, deve primeiro olhar requisitos gerais. Boas perguntas: Qual a maior frequência no sistema? Precisará usar microstrip ou stripline para supressão de ruído? Quais sinais sensíveis? Quais tolerâncias mínimas do fabricante? Há interconexões sensíveis entre grupos funcionais? Com respostas, visão geral do stackup e composição pode ser determinada.

1. Stackup da Placa

Uma das considerações mais básicas para novo circuito é stackup da PCB. Se não há sinais sensíveis a proteger, pode ficar bem com PCB padrão de 2 camadas. Se precisa rotear sinais como striplines, precisará de stackup de 6 camadas. PCB de 4 camadas pode ser boa opção intermediária.

Outra consideração: se pode criar stackup de forma que planos de alimentação fiquem muito próximos, pode reduzir necessidade de capacitores de desacoplamento de pequeno valor. Finalmente, se pode localizar fontes e sumidouros de seu sinal de alta velocidade próximos na PCB, eliminará grande parte de EMI e EMC relacionados.

2. Planos de Alimentação e Terra

Requisito mais básico para design de alta velocidade é implementação de plano de terra completo. Também benefício incluir plano de alimentação completo, mas requer stackup de 4 camadas ou superior. Há benefício em localizar traços de sinal muito próximos a planos de alimentação, o que também deve informar stackup usado no design final.

Ao dividir partes de um plano de alimentação, importante lembrar que sinais de alta velocidade têm corrente de retorno que segue caminho de menor impedância, não resistência. Cuidado para não quebrar caminho de retorno entre fonte e sumidouro. Se deve quebrar plano de terra, tente não rotear traços sobre esta quebra. Se o fizer, considere reconectar plano junto ao traço com resistor 0 Ω. Mais sucintamente: use planos de terra e alimentação tão uniformes e ininterruptos quanto possível.

3. Tópicos Adicionais

Capacitores de desacoplamento são importantes na criação de caminhos de baixa impedância para terra e alimentação para sinais de alta frequência. Geralmente, precisará usar vários valores de capacitores para suprimir ruído de alta frequência em faixa de frequências. Ao colocar capacitores, coloque o de menor valor mais próximo do dispositivo protegido e prossiga com valores maiores. Certifique-se que capacitor está entre dispositivo e plano de alimentação que está desacoplando. Isso garantirá que dispositivo está de fato sendo desacoplado.

Outras dicas gerais:

• Arredondar cantos de trilhas reduz nível de EMI irradiado. Mudanças abruptas levam a maiores níveis de capacitância e causam reflexões de sinal de alta velocidade.
• Para minimizar crosstalk entre traços, incluindo em diferentes planos, certifique-se que se cruzam em ângulos retos.
• Evite vias em traços de sinal. Vias mudam impedância característica e podem causar reflexões. Se precisar usar vias com traços diferenciais, considere colocá-las em ambos para garantir efeito igual.
• Considere stub criado pelo uso de vias. Considere usar vias cegas ou enterradas (blind/buried) no lugar de convencionais.
• Considere atrasos ao usar solução de clock distribuído. Evite ramificações (branches) e case comprimentos de traços do clock aos dispositivos conectados. Frequentemente aconselhável usar driver de clock.

Recursos Úteis

• Pesquisa em Projeto de Alta Velocidade em Sistema Embarcado
• Processamento Isométrico Diferencial e Verificação de Simulação de Projeto de Alta Velocidade
• Como Projetar Planos de Imagem para PCBs de Alta Velocidade
• Desafios de Projeto de Alta Velocidade em Integridade de Sinal e Soluções
• Método de Supressão de Reflexão de Sinal em Layout de Alta Velocidade
• Análise de Integridade de Sinal e Projeto de PCB em Circuito Misto Digital-Analógico de Alta Velocidade
• Serviço Completo de Fabricação da PCBCart - Múltiplas Opções de Valor Agregado
• Serviço Avançado de Montagem da PCBCart - A partir de 1 peça