Espaçadores de ar para chips de 10 nm

Este é o terceiro de uma série de quatro partes sobre os documentos apresentados pela IBM no IEDM 2016.

O Encontro Internacional de Dispositivos Eletrônicos anual é “o fórum mundial preeminente para relatar avanços tecnológicos nas áreas de tecnologia, design, fabricação, física e modelagem de semicondutores e dispositivos eletrônicos”. Então, os pesquisadores da IBM trouxeram seu termômetro de sonda de varredura, seu espaçador de ar para um chip de 10 nanômetros, seu chip de 7 nm, e para não ser superado pelo silício, eles trouxeram seus nanotubos de carbono também. Esses documentos e apresentações de IBMistas e muitos parceiros farão parte da conferência desta semana em San Francisco.

IEDM apresenta quatro artigos da IBM como alguns dos melhores exemplos da conferência desta reinvenção da computação - estendendo a Lei de Moore e construindo novas arquiteturas e usando novos materiais para ir além dela. Aqui está uma análise mais detalhada desses artigos e dos cientistas por trás do trabalho. A parte três é sobre o artigo “Air Spacer for 10nm FinFET CMOS and Beyond”, do Dr. Kangguo Cheng, membro sênior da equipe técnica e Master Inventor na IBM Research.

Embora chips de nó de 14 nm possam ser fabricados hoje, desafios significativos permanecem para dar o salto para o próximo nó. À medida que os transistores ficam menores, a capacitância parasita (carga elétrica indesejada) causa dois problemas:a comutação do sinal entre os transistores diminui, enquanto o consumo de energia aumenta. Cheng e sua equipe no Albany Nanotech Center da IBM exploraram como usar o ar como isolante em transistores de 10 nm. Seus espaçadores de ar mostraram reduzir a capacitância no nível do transistor em até 25 por cento e reduzir a capacitância em um circuito de teste de oscilador em anel em até 15 por cento.

Um transistor tem quatro elementos essenciais:um canal, dois reservatórios (chamados de fonte e dreno) nas duas extremidades do canal e uma porta que controla o canal para ligar ou desligar o transistor. Os contatos (ligas de metal) são usados ​​para conectar a fonte, o dreno e a porta aos fios acima dos transistores que, em seguida, se conectam para completar o resto do circuito. À medida que os transistores ficam cada vez menores, bem como cada vez mais próximos, o mesmo ocorre com as lacunas entre os contatos de um transistor. Parte da carga elétrica, em vez de fluir para o canal para fazer um trabalho útil, fica armazenada nessas lacunas. Quando o transistor comuta, a carga armazenada sai novamente, desperdiçando energia. À medida que mais energia é necessária para mover esses elétrons adicionais para frente e para trás, mais energia é necessária para fazer o chip funcionar - o que também o torna mais quente, às vezes a ponto de ficar inutilizável.

Superior esquerdo: Imagem TEM de um transistor FinFET com espaçadores de ar (os espaços em branco) em dimensões de 10 nm. Canto superior direito: Danos após um processo agressivo de redução do espaçador; especificamente, erosão da aleta e epitaxia de origem / drenagem. Meio inferior: Esquema de uma estrutura de espaçador de ar parcial. Os espaçadores de ar são formados apenas acima do topo da aleta para minimizar o impacto na pilha de portas. Liners dielétricos são usados ​​para proteger ainda mais as pilhas de portas durante os processos de fabricação do espaçador de ar.

Portanto, um novo material foi necessário para colocar entre os contatos próximos para ajudar a evitar que esses elétrons incômodos fiquem presos entre os contatos. Acontece que o melhor material não é nenhum material - é o ar. Portanto, a equipe da IBM trabalhou para descobrir como criar um pequeno espaço cheio de ar entre os contatos do transistor para ajudar a controlar quantos elétrons são armazenados nas lacunas. O processo desenvolvido resulta em transistores que usam 25% menos energia e, por extensão, 15% menos energia para todo o circuito.

Espaçadores de ar ajudarão a alcançar chips de 10 e 7 nm, bem como chips de 14 nm potencialmente mais eficientes, para sistemas de próxima geração.

Leia a primeira parte:Mapeando pontos críticos
Leia a parte dois:Outro tipo de chip com nanotubos de carbono