Análise Comparativa de FETs de Capacitância Negativa em Capacitâncias MOS

Resumo

Demonstramos o efeito de capacitância negativa (NC) de transistores de efeito de campo (FETs) baseados em HfZrO_x em experimentos. Melhorias em I_DS, SS e G_m de NCFET foram alcançadas em comparação com FET MOS (metal oxide semiconductor) de controle. Neste experimento, transistores MIS de fundo com diferentes tempos de passivação são equivalentes a dispositivos NC com diferentes capacitâncias MOS. Enquanto isso, as propriedades elétricas de NCFET com passivação de 40 min são superiores às de NCFET com passivação de 60 min devido à boa correspondência entre C_FE e C_MOS. Embora SS sub-60 mV/década não seja alcançado, características de transferência não histéricas benéficas para aplicações lógicas são obtidas.

Introdução

Com a redução de escala do transistor, o nível de integração de circuito integrado (IC) cresce continuamente. Um problema associado de dissipação de potência é urgente de ser resolvido. Para contornar este problema, a tensão de operação do transistor deve ser reduzida [1]. O swing sublimiar (SS) de MOSFET não pode ser abaixo de 60 mV/década à temperatura ambiente, o que restringe a redução da tensão de limiar V_TH e tensão de alimentação V_DD [2]. Muitos esforços foram dedicados à pesquisa e desenvolvimento de dispositivos com mecanismos novos de transporte e comutação para vencer o limite de Boltzmann, incluindo transistor de efeito de campo de capacitância negativa (NCFET) [3, 4], FET de porta resistiva [5], FET nano-eletromecânico (NEMFET) [6, 7], metal-óxido-semicondutor de ionização por impacto (I-MOS) [8, 9], e FET de tunelamento [10, 11]. Entre eles, NCFET despertou muita atenção porque pode alcançar SS íngreme sem perder corrente de acionamento [12,13,14,15]. HfO₂ dopado (ex: HfZrO_x (HZO) e HfSiO_x) tem sido amplamente usado em NCFETs [4, 16, 17]; é compatível com processo CMOS [18]. Um estudo teórico mostrou que histerese indesejada ocorre devido a capacitância ferroelétrica C_FE não correspondida à capacitância MOS subjacente C_MOS em NCFET [19]. No entanto, o efeito da correspondência entre C_FE e C_MOS nas características elétricas de NCFETs ainda é uma preocupação nos experimentos.

Neste trabalho, as características elétricas de FETs Ge NC com diferentes capacitâncias MOS são estudadas baseadas na diferente correspondência entre C_FE e C_MOS. Embora SS menor que 60 mV/década não apareça, características de transferência livres de histerese e melhores propriedades elétricas são obtidas. Picos aparentes de curvas C_FE versus V_FE demonstram efeito NC de NCFETs baseados em HZO. A melhor correspondência de C_FE e C_MOS contribui para SS mais íngreme e maior corrente de ligação, o que é benéfico para aplicações lógicas.

Métodos

O processo chave de fabricação de NCFETs Ge é mostrado na Fig. 1a. Wafers n-Ge(001) de quatro polegadas com resistividade de 0,088-0,14 Ω·cm foram usados como substratos iniciais. Após limpeza pré-gate, wafers Ge foram carregados em câmara de vácuo ultra-alto para passivação de superfície usando Si₂H₆. Duas durações de passivação de 40 e 60 min foram usadas. Então, pilha TaN/HZO/TaN/HfO₂ foi depositada. Espessuras da camada dielétrica HfO₂ e camada FE HZO são 4,35 e 4,5 nm, respectivamente. Após padronização e ataque de gate, regiões fonte/dreno (S/D) foram implantadas usando íons boro (B⁺) a energia de 30 keV e dose de 1 × 10¹⁵ cm⁻². Metal S/D Níquel foi formado usando processo lift-off. Finalmente, recozimento térmico rápido a 450 °C por 30 s foi realizado. MOSFET de controle com pilha TaN/HfO₂ também foi fabricado. Figuras 1b e c mostram esquemáticos de NCFET fabricado e MOSFET de controle, respectivamente. O gate metálico interno no NCFET fabricado contrabalanceia o potencial na superfície do canal, o que é chamado de estrutura MFMIS.

a Etapas chave do processo de dispositivos NC fabricados. Esquemáticos do b NCFET e c MOSFET de controle fabricados

Resultados e Discussão

Figura 2a plota as curvas I_DS-V_GS medidas de um par de NCFET e MOSFET de controle com passivação de superfície de 40 min. Ambos dispositivos têm comprimento de gate L_G de 3,5 µm. O dispositivo NC com passivação de 40 min tem I_DS significativamente melhorado que o MOSFET de controle. Curvas de transferência de NCFET exibem característica não histérica. Curvas SS pontual versus I_DS na Fig. 2b mostram que o transistor NC tem SS melhorado sobre dispositivo de controle, embora SS sub-60 mV/década não apareça. Figura 2c mostra que transistor NC obtém G_m linear significativamente aumentado sobre dispositivo de controle a V_DS de -0,05 V. Figura 3 compara desempenhos elétricos de NCFET e MOSFET de controle com passivação de superfície por 60 min. Similarmente, I_DS, SS pontual e G_m de NCFET são superiores aos de MOSFET de controle.

a Curvas I_DS-V_GS medidas do NCFET e MOSFET de controle com passivação de 40 min. Comparação de b SS pontual versus I_DS e c características G_m entre NC FET e MOSFET de controle

a Curvas I_DS-V_GS medidas do NCFET e MOSFET de controle com passivação de 60 min. Comparação de b SS pontual versus I_DS e c características G_m entre NCFET e MOSFET de controle

Figura 4a mostra resultados estatísticos da corrente de acionamento de NCFETs e MOSFETs de controle a V_DS de -0,05 V e V_GS-V_TH = -1,0 V. NCFETs demonstram 18,7% e 35,6% de melhoria em I_DS para passivação de superfície de 60 min e 40 min, respectivamente, em comparação com dispositivos de controle. Especula-se que NCFETs passivados por 40 min têm melhor correspondência entre C_MOS e C_FE sobre dispositivos NC com 60 min. Figura 4b mostra que NCFETs obtêm 26,4% e 51,3% de melhoria em transcondutância máxima G_m,max para 60 min e 40 min de passivação de superfície, respectivamente, em comparação com dispositivos de controle. Vê-se que MOSFETs de controle com passivação de superfície por 40 min têm I_DS e G_m,max maiores que dispositivos passivados por 60 min, devido ao maior C_MOS induzido pela menor espessura de óxido equivalente (E_OT). O gate metálico interno fornece plano equipotencial; dispositivo pode ser equivalentemente modelado como divisor de tensão capacitivo. Capacitância total C_G é série de C_FE e C_MOS. Tensão do gate interno é amplificada devido ao efeito NC. Coeficiente de amplificação de tensão interna β = ∣ C_FE ∣ / ∣ C_FE ∣ − C_MOS atinge máximo quando |C_MOS| = |C_FE| [20, 21]. Alcançar correspondência otimizada de C_FE e C_MOS é pré-requisito para melhoria de corrente de ligação.

Resultados estatísticos a I_DS e b G_m de NCFETs e MOSFETs de controle com durações de passivação de 40 e 60 min

Curvas V_int extraídas versus tensão de gate V_GS são mostradas na Fig. 5a. V_int de transistor NC pode ser extraído com base na hipótese de que curva I_DS-V_int de transistor NC é exatamente idêntica à curva I_DS-V_GS do dispositivo de controle. Coeficiente de amplificação de tensão interna dV_int/dV_GS é mostrado na Fig. 5b. dV_int/dV_GS > 1 é alcançado em ampla faixa de varredura de V_GS para NCFET com passivação de superfície de 40 min, contribuindo para SS mais íngreme que dispositivo de controle durante processo de medição, devido à comutação de polarização local [22]. É consistente com resultados mencionados na Fig. 2b. Para NCFET com passivação de 60 min, coeficiente de amplificação de tensão interna dV_int/dV_GS > 1 é alcançado durante faixa de V_GS < 0 V para varredura dupla de V_GS, o que concorda com SS elevado na Fig. 3b.

a V_int extraído como função de curvas V_GS. b Coeficiente de amplificação de tensão interna versus curvas V_GS

Figura 6a mostra C_MOS extraído versus curvas V_GS para transistor NC, baseando-se no V_int-V_GS na Fig. 5a e curvas C_G-V_GS de MOSFETs de controle. C_MOS extraído está em boa concordância com C_G medido. Portanto, a validade do método de cálculo é demonstrada. Curvas C_FE e C_MOS versus V_FE são representadas na Fig. 6b. A partir da iniciação do efeito NC, valor absoluto de C_FE negativo do transistor excede C_MOS para varredura dupla de V_GS o tempo todo na Fig. 6b. |C_FE| > C_MOS e C_FE < 0 podem causar características livres de histerese, e correspondência de C_MOS e C_FE é benéfica para aplicações lógicas [23, 24]. Características livres de histerese nas Figs. 2a e 3a são observadas atribuídas a toda correspondência de domínio e armadilhas de carga inibidas [25]. Comutação de polarização estável é responsável por características não histéricas [26]. Além disso, grande ganho de gate interno dV_int/dV_G > 1 é atribuído à leve discrepância entre |C_FE| e C_MOS na região sublimiar, resultando em SS íngreme de dispositivo NC. Enquanto isso, há melhor correspondência entre C_FE e C_MOS para NCFET com passivação de 40 min que NCFET com passivação de 60 min. Assim, isso fornece evidência direta indicando que NCFET com passivação de 40 min possui melhor desempenho elétrico que NCFET com passivação de 60 min. Polarização FE muda V_FE; portanto, carga de FE varia. Carga total multiplica, atribuída à polarização FE além do incremento de V_GS. Em outras palavras, para dado V_GS, carga no canal aumenta então I_DS melhora. Como consequência, SS íngreme de característica de transferência aparece nos experimentos.

a C_G medido e C_MOS extraído como função de V_GS. b Curvas C_FE e C_MOS versus V_FE

Conclusões

Características de transferência livres de histerese são obtidas para NCFETs com passivação de 40 e 60 min. NCFETs Ge tipo-p com 40 min de passivação têm melhores características elétricas que dispositivo NC com 60 min de passivação em experimentos. Também demonstramos efeito NC de NCFETs baseados em HZO. Para NCFETs, SS íngreme e dV_int/dV_GS > 1 são obtidos. NCFET com 40 min de passivação alcançou boa correspondência entre C_FE e C_MOS, que contribui para características não histéricas. Diferentes comportamentos NC são considerados relacionados à comutação de parede de domínio microscópica em filmes finos FE.

Disponibilidade de Dados e Materiais

Conjuntos de dados apoiando as conclusões deste artigo estão incluídos no artigo.

Abreviações

B⁺:

Íons boro

E_OT:

Espessura de óxido equivalente

FETs:

Transistores de efeito de campo

HZO:

HfZrO_x

IC:

Circuito integrado

I-MOS:

Metal-óxido-semicondutor de ionização por impacto

MOS:

Metal oxide semiconductor

NC:

Capacitância negativa

NCFET:

Transistor de efeito de campo de capacitância negativa

NEMFET:

FET nano-eletromecânico

S/D:

Fonte/dreno

SS:

Swing sublimiar