LM565 CI de Loop de Fase Travada (PLL) – A Solução Ideal para Sistemas Lineares

Um loop de fase travada (PLL) 565 é um sistema regulatório que produz um sinal de saída cuja fase está relacionada à fase do sinal de entrada. Alguns tipos podem incluir um detector de fase em laços de realimentação e um oscilador de frequência variável.

Loop de fase travada analógico simples

O CI LM565 é um chip PLL de uso geral composto por um detector de fase e um oscilador controlado por tensão (VCO). À medida que avançamos no artigo, você apreciará as características do LM565, diagramas de blocos, aplicações, entre outros.

Configuração do Pinout do LM565

O PLL LM565 possui catorze pinos cujas funções discutiremos abaixo.

O pinout do LM565

Pino 1 / -Vcc – Pino de entrada com alimentação negativa.

Pinos 2 e 3 / Entrada são os pinos de entrada do detector de fase ou sinal FM.

Pino 4 / Saída V_CO – O pino funciona como saída do oscilador controlado por tensão (V_CO).

Pino 5 / Entrada V_CO do Comparador de Fase – Pino de entrada do detector de fase que realimenta a saída do V_CO.

Pino 6 / Saída de Referência – O pino indica uma saída de referência do amplificador interno.

Pino 7 / Tensão de Controle do V_CO – Através deste pino obtém-se a tensão de controle do V_CO.

Pino 8 / Resistor de Temporização – O pino do resistor define a frequência de livre oscilação do VCO.

Pino 9 / Capacitor de Temporização – O pino do capacitor é para livre oscilação da frequência do VCO.

Pino 10 / +Vcc – É o pino de alimentação positiva.

Pinos 11 a 14 – Os quatro pinos não têm conexão.

Características / Especificações do LM565

Passaremos agora pelas especificações e características do CI LM565.

• Primeiro, possui uma ampla faixa de alimentação e corrente de alimentação de 12,5 mA.
• Em seguida, sua faixa de tensão de operação varia de ±5 V a ±12 V (tensão máxima de alimentação).
• Terceiro, sua dissipação máxima de potência é 1400 mW, e possui frequência máxima de operação do V_CO de 500 kHz.
• Além disso, o V_CO tem estabilidade de frequência de 200 ppm/°C.
• O PLL tem linearidade de 0,2% na saída desmodulada.
• Sua temperatura de armazenamento varia de -65 °C a +150 °C, enquanto sua temperatura de operação varia de -55 °C a +125 °C.
• Por fim, está disponível em onda triangular linear com cruzamentos de fase zero. Também é compatível com entrada de detector de fase e saída de onda quadrada DTL e TTL.

Diagrama de Blocos do PLL e Princípio de Funcionamento

• Componentes do Loop de Fase Travada (PLL)

Um loop de fase travada (PLL) geralmente compreende os três blocos listados abaixo:

• Um filtro passa-baixa ativo,
• Um detector de fase, e
• Um oscilador controlado por tensão (V_CO).

Diagrama de Blocos do PLL

Diagrama de blocos simplificado do PLL LM565

O diagrama mostra que a saída do detector de fase pode ser aplicada como entrada do filtro passa-baixa ativo. Ao mesmo tempo, a saída do filtro passa-baixa ativo pode ser usada como entrada do V_CO.

Funcionamento como PLL

Brevemente, o PLL funciona das seguintes maneiras:

• Começa com o detector de fase (PD) gerando uma tensão CC proporcional à diferença de fases. A diferença é entre um sinal de realimentação ou saída (f_out) e a frequência do sinal de entrada f_in.
• Como o PD funciona como um multiplicador, obtêm-se duas saídas de frequência como diferenças de frequência em f_in e f_out e (f_in + f_out).
• Posteriormente, um filtro passa-baixa ativo amplifica o sinal. Adicionalmente, gera uma tensão CC de saída após remover qualquer componente de alta frequência da saída do detector de fase.
• Por fim, se não houver entrada aplicada, o V_CO fornece um sinal com uma frequência específica. Também é possível fornecer uma tensão CC à frequência para deslocá-la para qualquer lado. Assim, a tensão CC na saída do filtro passa-baixa é diretamente proporcional ao desvio de frequência.

Nota: O processo continuará até que a frequência do sinal de entrada seja igual à frequência do V_CO.

Modos de Operação do PLL

Os três modos pelos quais o PLL opera incluem:

• Modo de captura,
• Modo de travamento, e
• Modo de livre oscilação.

No início, quando não há entrada aplicada ao PLL, ele funciona em modo de livre oscilação. Após aplicar alguma frequência, a frequência do sinal de saída do V_CO no PLL muda para o modo de captura. Finalmente, se a frequência do sinal de entrada for igual à frequência do sinal de saída do V_CO, o PLL opera no modo de travamento.

Diagrama de Blocos do CI 565 PLL

Diagrama de blocos do PLL LM565

Loop de Fase Travada 565: Explicação do Diagrama de Blocos

O diagrama de blocos do CI 565 inclui um V_CO em um laço de realimentação, um amplificador, um filtro passa-baixa e um detector de fase.

O laço de realimentação de fase travada não tem conexão interna. Portanto, você precisará conectar externamente o pino 4 (saída do V_CO) ao pino 5 (entrada do comparador de fase).

Ao aplicar o CI 565 em aplicações de multiplicação de frequência, você inserirá o divisor de frequência digital entre o pino 5 e o pino 4 (no laço).

CIs Similares ao LM565

Alternativas ou substitutos do CI LM565 podem ser 74LV4046A, 74HCT9046A, MAX2880 e MC1648.

Loop de Fase Travada 565: Como Usar o CI LM565?

Para compreender seu uso, vamos estudar o diagrama de blocos interno do CI LM565.

Diagrama de blocos interno do chip PLL LM565

Loop de Fase Travada 565: Explicação

• Primeiro, o pino 3 e o pino 2 são os pinos de entrada que nos ajudam a conectar o sinal analógico de entrada. No entanto, como o pino 3 permanece aterrado na maior parte do tempo, o pino 2 atua como a entrada.
• O sinal de entrada e a realimentação/saída do V_CO prosseguem para um detector de fase (PD). O PD estabelece uma tensão de saída positiva na presença de uma frequência ou fase. Mas o PD produz saída de tensão zero quando os sinais estão em frequência ou fase.
• Então, um amplificador recebe a tensão de saída e amplifica os sinais de tensão antes de entregá-los ao V_CO. O V_CO diminui e aumenta na forma de onda, formando assim uma frequência de sinal equivalente à magnitude da tensão de entrada.
• Finalmente, o ajuste permite que a frequência do V_CO e a frequência do sinal de entrada coincidam.
• O V_CO está em modo de livre oscilação na ausência de entrada. Nessas circunstâncias, ele gera um sinal com frequência determinada pelo resistor no pino 8 e capacitor no pino 9.

Loop de Fase Travada 565: Aplicações

As aplicações do CI LM565 compreendem:

• Decodificação de tons,
• Regeneração de sinal,
• Desmodulação FM e FSK,
• Desmoduladores coerentes,
• Sincronização de data e fita,
• Receptores de telemetria,
• Modems,

(roteador modem)

• Desmoduladores SCA,
• Divisão e multiplicação de frequência, e
• Sintetizador de frequência.

Diagrama de blocos de um tipo de sintetizador de frequência PLL

Questões Relacionadas ao PLL 565

Neste segmento, responderemos a algumas perguntas relacionadas ao PLL 565.

1. Qual é a fórmula para a frequência de livre oscilação F_O do PLL 565?

A fórmula é:

F_O = 1,24 / (R1 × C1) Hz

Onde:

F_O = Frequência central

R1 = Resistor externo no pino 8 (valor restrito entre 2 kΩ a 20 kΩ)

C1 = Capacitor externo no pino 9 (pode ser de qualquer valor)

2. O que é tempo de captura (pull-in time)?

Tempo de captura é o tempo total que um PLL leva para estabelecer o travamento.

3. O que é V_CO?

Também chamado de oscilador controlado por tensão, refere-se a um circuito oscilador que aplica uma tensão externa para controlar a frequência das oscilações.

4. Defina faixa de captura e faixa de travamento? Qual é maior?

Uma faixa de travamento significa intervalos de frequência que permitem ao PLL manter o travamento (e rastrear mudanças) com o sinal de entrada. Por outro lado, uma faixa de captura é o intervalo de frequências pelo qual um PLL pode obter um travamento com sinais de entrada.

Das duas, a faixa de travamento é maior.

Conclusão

Chegamos ao fim do nosso artigo e esperamos que você esteja mais informado sobre o PLL LM565. Para mais dúvidas, entre em contato conosco. Estamos sempre à disposição.