Avanços em CNT na Escalabilidade de Transistores e Integração Pavimentam Caminho para Chips de Próxima Geração

Nanotubos de carbono (CNTs) são atraentes para o setor de semicondutores porque oferecem condutividade elétrica excepcional enquanto têm apenas 1 nm de espessura — muito mais finos que o silício. Apesar dessa promessa, chips baseados em CNT estão ausentes de dispositivos convencionais. Os obstáculos permanecem a integração em larga escala e a escalabilidade de transistores. Artigos recentes que co-autoramos na Science e Nature Nanotechnology apresentam soluções promissoras para ambos os desafios.

Conquista de footprint inclina a nanoescala

A escalabilidade é o primeiro obstáculo. Dispositivos FinFET de silício tridimensionais estão se aproximando de seu teto de potência e desempenho em um comprimento de gate de 7 nm. Mesmo os transistores de nanosheet de silício de 5 nm mais recentes, embora ofereçam maior densidade e velocidade, eventualmente atingirão seus próprios limites.

Um transistor é mais que seu gate. Source, Drain e spacers somam para um footprint total. Na imagem: um transistor de CNT com footprint de 40 nm. (Figura 1B em "Carbon nanotube transistors scaled to a 40‑nanometer footprint", publicado na Science.)

Em nosso artigo na Science, "Carbon nanotube transistors scaled to a 40‑nanometer footprint", demonstramos um transistor de CNT completo que atinge a meta da ITRS de footprint de 40 nm — um benchmark inalterado desde 2015. Em comparação, os dispositivos comerciais mais avançados de 14 nm ocupam cerca de 90 nm de área do chip.

A espessura intrínseca de 1,2 nm dos CNTs permite comprimentos de gate tão curtos quanto 10 nm, proporcionando controle eletrostático superior e vazamento reduzido. Além disso, a mobilidade de portadores em CNTs supera a do silício, aumentando a velocidade geral do dispositivo.

No entanto, integrar CNTs com source e drain exigiu uma nova estratégia de contato. Contatos end-bonded anteriores demandavam temperaturas de processamento próximas a 850 °C, impedindo comprimentos de canal abaixo de 60–100 nm. Substituindo o material de fiação por uma liga de cobalto-molibdênio, reduzimos o orçamento térmico para 650 °C, permitindo espaçamentos de canal de 10 nm.

O autor principal Dr. Qing Cao e colegas confirmaram que, dentro deste footprint de 40 nm, transistores de CNT atendem ou excedem as métricas de desempenho de dispositivos de silício contemporâneos.

Elementos de CNT se unem em oscilador de anel

Mostrar que um único transistor altamente escalado é viável — apesar de um processo não ideal — impulsionou nossa busca por integração abrangente de CNT. Nos últimos cinco anos, refinamos técnicas para separar CNTs semicondutores, guiar sua auto-organização em wafers e produzir transistores de efeito de campo de canal n robustos que resistem à degradação por oxidação de metal.

Todos os elementos devem funcionar simultaneamente em um oscilador de anel funcional. Na imagem: imagem de microscopia eletrônica de varredura de topo de um oscilador de anel de CNT de 5 estágios e CNTs colocados em trincheiras. (Figura 1B em "High‑speed logic integrated circuits with solution processed self‑assembled carbon nanotubes", publicado em Nature Nanotechnology.)

Em tecnologias disruptivas em estágio inicial, soluções para um problema podem inadvertidamente comprometer outros componentes do dispositivo ou circuito. Esse trade-off historicamente limitou demonstrações de nanotecnologia — incluindo CNTs — a baixos níveis de integração, levantando preocupações sobre sua viabilidade prática.

Nosso artigo na Nature Nanotechnology, "High‑speed logic integrated circuits with solution‑processed self‑assembled carbon nanotubes", demonstra um avanço: montar todos os componentes necessários em um oscilador de anel CMOS totalmente funcional, um benchmark amplamente usado para tecnologias lógicas.

Dr. Jianshi Tang e colaboradores fundiram nossas técnicas estabelecidas de purificação e colocação — visualizadas como CNTs isolados tipo 'penne' em solução — com uma adição crucial: um óxido de parede lateral que protege o canal do n-FET durante a fabricação. Essa modificação triplicou o rendimento, garantindo que cada elemento do oscilador de anel opere de forma confiável.

O oscilador de anel CMOS de 5 estágios descrito — operando no padrão da indústria de 1 V — atinge frequência de comutação de estágio de 2,8 GHz (355 ps) apesar de uma densidade modesta de CNT (apenas seis CNTs visíveis no canal). Isso marca a primeira demonstração de nanotecnologia a superar o limiar de 1 GHz. Extrapolando para densidade de CNT superior a 100 CNTs µm⁻¹ com dispositivos apropriadamente escalados, projetamos atrasos de estágio sub-picosegundo, superando em muito a tecnologia de silício atual.

Como escrevemos no artigo:

Como osciladores de anel CMOS refletem diretamente a maturidade da tecnologia, é a prova há muito esperada de que as questões importantes de transição deste material promissor para uma tecnologia real estão sendo vigorosamente resolvidas.